


المهندس أحمد ناصيف

# علم الكترولنيات الحاسب





# علم الكترولنيات الحاسب

المهندس أحمدنا صيف



جميع الحقوق محفوظة  
الطبعة الأولى  
١٤١١ م - ١٩٩٠ م

دمشق - سوريا - الحلبوني - مدخل فندق الشموع  
تلفون : ٢٢٣٨١١ - ص . ب : ١٣٣٤٤ - تلکس : ٤١١٥٤١

## مجلد الفصول :

**الفصل ١ :** يقدم هذا الفصل إلى القارئ فكرة عن تصميم الجهاز . وهو يشمل النظام الثنائي والستة عشري والجبر البولي وجداول الحقيقة . هناك مثال عن الجبر البولي فيما يتعلق بمشكلة إحصائية .

**الفصل ٢ :** يوضح هذا الفصل مجموعات التركيب الأساسية للجهاز (NAND, NOR, AND, OR, NOT, XOR) . هذا المثال من الفصل ١ موضوع بشكل منطقي باستخدام هذه البوابات .

**الفصل ٣ :** يوضح هذا الفصل ما يلزم من أدوات ومعدات للمهندس المختص بمجال مكونات الجهاز . وقد تم تدعيم الإيضاحات بالصور . ويتضح لنا أيضاً مصادر الأدوات والمكونات مع العناوين . ويوجد أيضاً شرح بسيط عن كيفية اللحام . المثال من الفصلين الأول والثاني مكون باستخدام 74LS series TTL ومن الأمور الموضحة أيضاً مسألة لف الأسلاك .

**الفصل ٤ :** يتضمن هذا الفصل الدارات المنطقية المتعاقبة ( ثنائي الاستقرار K — J وثنائي الاستقرار D' ، والمسجلات الناقلة والعدادات ) . عند كل مرحلة يتم تقديم بعض التمارين العملية لإكساب القارئ الثقة بأنه يتعلم . يوضح هذا الفصل أيضاً بعد القواعد التصميمية العملية الهامة .

**الفصل ٥ :** يشرح هذا الفصل الترانزستورات والمقاومات والمكثفات والديودات والبلورات والذرات الإلكترونية ... إلخ . وإن الإيضاحات موجهة نحو الطريقة التي يتم بها استخدام المكونات بتصميم رقمي ( كما على سبيل المثال في تصميم دائرة الساعة ) .

**الفصل ٦ :** هذا الفصل يقدم للقارئ معلومات وصفحات كتب . فهو يتحدث عن الأنواع المختلفة ( TTL, LS, S, AS ... إلخ ) ويستعرض كافة الفئات التي توجد في صفحات المعلومات ، مع توضيح المعلومات المفيدة وما يمكن تجاهله بالنسبة

للتطبيقات الصعبة .

**الفصل ٧ :** يقدم هذا الفصل مخططات توقيت مع توضيح أهميتها وفائدتها . ويشتمل الفصل أيضاً على أمثلة عن الدارات والتوقيت المرتبط بها وذلك للمساعدة على الفهم .

**الفصل ٨ :** يشتمل هذا الفصل على الجامعات التامة ومولدات النقل و ALU ووحدات معالجة الأرقام . ويتضمن الفصل أيضاً بعض التمارين العملية التي توضح كيفية عمل الدارات التكاملية للقارئ .

**الفصل ٩ :** يوضح هذا الفصل كيفية عمل وحدة المعالجة المصغرة . ويركز على Z80 مع تقديم برجة لغات التجميع . بعد قراءة هذا الفصل ، يجب أن يكون القارئ واثقاً من نفسه إلى حد كاف على القدرة على إستخدام وحدة المعالجة المصغرة .

**الفصل ١٠ :** يبحث هذا الفصل في موضوع الذاكرات RAM, RAM, PROM الديناميكية والأقراص العريضة والأقراص الصلبة ، إلخ ... الشروحات كافية إلى حد يمكن للقارئ أن يصمم باستخدام هذهالأجهزة .

**الفصل ١١ :** يقدم هذا الفصل إيضاحات موجزة عن الوسائل المساعدة لوحدة المعالجة المصغرة المصنوعة من قبل Intel و Motorola و Zilog . ومن مواضيع البحث أيضاً التطبيقات الممكنة . المعلومات المقدمة ليست كافية للتصميم باستخدام هذه الوسائل ، ولكن ننصح القارئ بأن يشتري الكتب المختصة المتعلقة بهذا الموضوع .

**الفصل ١٢ :** يغطي هذا الفصل بعض أجهزة TTL المستخدمة على نطاق واسع بالتصميم والتي لم تتم مناقشتها بعد إن الأسباب الكافية من وراء هذا الفصل تنحصر بزيادة الحصيلة التصميمية للقارئ .

**الفصل ١٣ :** يقدم هذا الفصل دارات منطقية حول شريحة المعلومات ويصف بعض منتجات شرائح المعلومات AMD ويقدم أيضاً تصميم الدارات التكاملية ومجموعات البوابات ( النصف مصنعة ) والدارات التكاملية المصنعة بالكامل .

الفصل ١٤ : يصف هذا الفصل كيفية عمل مشروع ما ويوضح كيفية عمل CAD وكيفية تصنيع لوحات الدارات المطبوعة .

ملاحظة : من خلال الكتاب نجد أن قواعد أو مبادئ قد تم بحثها من جهة بروزها على شكل الاعتبارات العملية مثل المكثفات لتخفيض التقارن .

## تمهيد

لقد تمت كتابة هذا الكتاب لثلاثة أغراض متميزة في الذهن :

١ — قد يتم استخدامه من قبل أناس يهتمون بالتعلم حول كيفية التصميم باستخدام الإلكترونيات في الرقمية . وقد يكون لدى هؤلاء الناس ، وقد لا تكون لديهم أي معرفة عن الإلكترونيات أو الحواسيب .

٢ — وقد يتم استخدامه من قبل أناس حديثي عهد بموضوع التصميم حيث أنهم قد أتوا من المدارس أو الجامعات مباشرة . هؤلاء الناس ستكون لديهم معرفة نظرية جيدة في بعض المجالات . ولكن ليس بالضرورة أن تكون لديهم المعرفة العملية .

٣ — ويمكن أن يستخدم هذا الكتاب من قبل أناس يتعاملون مع موضوع التصميم كما يتعاملون مع كتاب مرجعي .

سوف يأخذ هذا الكتاب القارئ من أساسيات تصميم الجهاز إلى الأشياء المعقدة الخاصة بتصميم جهاز المايكروكمبيوتر ( الكومبيوتر الشخصي ) . يشتمل هذا الكتاب على التغطية في المجالات النظرية والعملية فيما يتعلق بموضوع تصميم المكون الصلب .

المهندس

أحمد ناصيف



## الفصل ١

### المبادئ الأساسية لتصميم الجهاز

#### ١ - ١ - ما هو تصميم الجهاز ؟

يتعلق تصميم الجهاز ببناء أو تركيب الدارات الكهربائية التي تؤدي مهاماً مختلفة . وتتراوح هذه الدارات من الحواسيب الآلية إلى أجهزة تسجيل أشرطة الفيديو .

إن الطريقة التي يتم بها تركيب أو صنع هذه الدارات تتجلى في وصل دارات أخرى أكثر بساطة مع بعضها . وإن الأسلوب الذي يتم به صنع هذه الدارات البسيطة ليس له صلة بالموضوع الذي يهتم به مصمم الجهاز وإنما كل ما يهيمه هو وظيفة الدارة ( أي ما الذي يحدث عند الخارج عندما يتم تغيير المعلومات الداخلة ) . وبهذا المعنى تكون الدارة عبارة عن مجرد علبة سوداء تحتوي على تعليمات توضح استخدامها .

وبناءً على ذلك فإن تصميم الجهاز يتكون من توصيل علب سوداء مع بعضها بشكل معين لاداء مهمة أو عمل محدد . وقد تكون هذه العلب السوداء أي شيء بدءً من المقاومات والترانزستورات ، إلخ ، من جهة معينة وحتى الحاسب الآلي IMB 370 من الناحية الأخرى . إن المفتاح المؤدي إلى تصميم الجهاز له ثلاثة أعراض :

- ١ - الحاجة إلى معرفة المهمة الدقيقة للعبة السوداء .
- ٢ - الحاجة إلى معرفة القواعد الخاصة بتوصيل هذه اللعبة مع العلب السوداء الأخرى .

٣ - الحاجة إلى تنفيذ ما يجب أن يؤديه الغرض من التصميم بشكل دقيق ( المستلزمات الوظيفية ) .

إن هذه الأمور الثلاثة تنطبق على العديد من المجالات الأخرى غير تصميم الجهاز .  
إذا أردت على سبيل المثال أن تشعل ثماني لمبات لمدة ساعتين ونصف فإنه يمكنك أن تقوم بذلك باتباع الطريقة التالية :

العلبة السوداء ١ : لمبة مصباح .

العلبة السوداء ٢ : بطارية .


**وظيفة كل علب من العلب السوداء :**

سوف تضئ لمبة المصباح في حال وجود جهد بقيمة ٣ فولط بين مدخلها .  
وسوف تعطي البطارية جهداً بقيمة ٣ فولط في حال كونها مشحونة بشكل كاف .

**قواعد التوصيل المشترك :**

القاعدة ١ : سوف تعطي البطارية جهداً بقيمة ٣ فولط لمدة ثماني ساعات في حال توصيلها بلمبة مصباح ، ولمدة أربع ساعات عند توصيلها بلمبتين ولمدة ساعتين ونصف عند توصيلها بثلاث لمبات ... إلخ .

القاعدة ٢ : في حال توصيل أكثر من لمبة واحدة إلى البطارية فإنها يجب أن يتم توصيلها كما هو مبين في الشكل ١ - ١ .




الشكل ١ - ١ - توصيلة بطارية ولمبة

## المستلزمات الوظيفية :

تكمن المشكلة في إضاءة ثماني لمبات لمدة ساعتين ونصف باستخدام أقل عدد ممكن من البطاريات .

الحل : يكمن الحل في توصيل ثلاث لمبات مع كل بطارية مما سينتج عنه الشكل التالي المبين في الشكل ١ - ٢ .



الشكل ١ - ٢ - حل مشكلة الثماني لمبات

إن هذا المثال بسيط جداً إلا أنه يشرح الفكرة الأساسية لتصميم المكون الصلب .

## ١ - ٢ - أنظمة الترقيم

إننا نستخدم النظام العشري أو نظام العشرة الأساسي . وهو يتكون من الأرقام صفر إلى ٩ ، أي عشرة أرقام مختلفة . إن السبب الكامن من وراء استخدام النظام العشري هو أننا لدى كل منا عشرة أصابع . توجد أنظمة ترقيم أخرى ممكنة . إذا كان لدينا سبعة أصابع فقط فإننا يمكن أن نستخدم العد على الشكل التالي :

0	.
1	.
2	.
3	65
4	66
5	100
6	.
10	.
11	.

إن علم الرياضيات في مجمله يعتمد على نظام ترقيم يتميز بعشر حالات واضحة .  
بينما لو كان عدد الأصابع لدينا سبعة فإن علم الرياضيات سيكون معتمداً على سبع حالات .

إن بلوكات البناء الأساسية في التصميم العددي لها حالتان فقط : الوصل والفصل (Off, On) . ولهذا السبب اقتضت الحاجة وجود نظام جديد للترقيم من أجل الإلكترونات العددية — وهو النظام الثنائي أو نظام الـ اثنان (C) .  
الجدول ١ — ١ عبارة عن جدول تحويل بين النظامين العشري والثنائي .

إن كل رقم في النظام الثنائي يسمى بـ Bit ( رقم ثنائي ) . ومن ثم فإن الرقم العشري ١٠ يطابق لـ ٤ أرقام ثنائية . وبدلاً من كتابة الرقم العشري (١٠) أو الثنائي (١٠ ١٠) للتمييز بين أنظمة الترقيم فإن هناك طرقاً أكثر ملاءمة للتمييز . منها أن يتم وضع الأساس على شكل رقم سفلي بعد الرقم . وهكذا فإن الرقم العشري ٢٤ يصبح ١٠ (٢٤) والرقم الثنائي ١٠ ١١ يصبح ٢ (١٠ ١١) . إلا أن هذه الطريقة غير عملية عند استخدام الحواسيب لأنها لا يمكن أن تستخدم الأرقام السفلية عادة . إن الطريقة التي تستخدمها الحواسيب للتمييز بين أنظمة الترقيم هي وضع حرف بعد الرقم الذي نحن بصددده . فالرقم العشري سيأتي بعده الحرف D والرقم الثنائي سيأتي بعده الحرف B .

العشري	الثنائي
0	0
1	1
2	10
3	11
4	100
5	101
6	110
7	111
8	1000
9	1001
10	1010
11	1011
الخ	

الجدول ١ — ١ — جدول تحويل بين النظامين العشري والثنائي

في بعض الأحيان لا يأتي بعد الأرقام العشرية أي حرف .

$$12 = 12_{10} = 12D = 1100_2 = 1100B.$$

وعند اختراع أجهزة الحاسب وجد بأنه من الملائم أن يتم تصنيف الأرقام الثنائية (bits) إلى مجموعات من ثمانية . وهذا يطلق عليه اسم البايت . وبالمثل فإن ٤ أرقام عشرية (4 bits) يطلق عليها اسم نيبيل .

ومن الناحية التاريخية نجد أن الأجهزة المستخدمة لإدخال المعلومات وإخراجها من أجهزة الحاسب قد استخدمت النيبيل . ومن ثم تم تطوير نظام ترقيم جديد — وهو النظام الست عشري أو نظام ال ١٦ . يستخدم هذا النظام الأحرف الستة الأولى من الأبجدية بالإضافة إلى الأرقام العشرية . يتميز هذا النظام بأن المعلومات الثنائية يمكن عرضها بشكل أكثر قابلية للفهم والاستيعاب . الجدول ١ — ٢ عبارة عن جدول تحويل بين النظام العشري والثنائي والست عشري .

يتم تمثيل الأرقام الست عشرية بحرف H بعد الرقم أو في بعض الأحيان بالرمز # قبل الرقم .

يوضح الملحق A كيفية التحويل بين النظام العشري والثنائي والست عشري .

<i>Decimal</i>	<i>Binary</i>	<i>Hexadecimal</i>
0	0 0000	0
1	0 0001	1
2	0 0010	2
3	0 0011	3
4	0 0100	4
5	0 0101	5
6	0 0110	6
7	0 0111	7
8	0 1000	8
9	0 1001	9
10	0 1010	A
11	0 1011	B
12	0 1100	C
13	0 1101	D
14	0 1110	E
15	0 1111	F
16	1 0000	10
17	1 0001	11
18	1 0010	12
19	1 0011	13
20	1 0100	14

الجدول ١ - ٢ - جدول تحويل بين النظام العشري والثنائي والست عشري

### ١ - ٣ - الجبر الـ Boolean

الجبر البولياني (Boolean) عبارة عن مجموعة من القواعد المناسبة بشكل مثالي للدارات العددية . إن المبدأ الكامن خلف هذا النوع من الجبر هو أن الحل الخاص بمعادلاته إما أن يكون صحيحاً أو غير صحيح . فالرقم ١ يستخدم ليمثل حلاً صحيحاً والرقم صفر (٠) يستخدم ليمثل حلاً غير صحيح . يوضح الملحق B قواعد الجبر البولياني ، وفيما يلي بعض القواعد البسيطة :

١ - إضافة OR . إذا كان الدخل A أو الدخل B قيمته ١ فإن الخرج تكون قيمته ١ .

- a.  $0 + 0 = 0$   
 b.  $0 + 1 = 1$   
 c.  $1 + 1 = 1$   
 d.  $A + 1 = 1$   
 e.  $A + 0 = A$   
 f.  $A + A = A$   
 g.  $A + \bar{A} = 1$
- (  $\bar{A}$  هي معكوس A أي أنه إذا كانت  $\bar{A} = 1$  فإن  $A = 0$  )  
 = A = صفر والعكس بالعكس ) .

**ملاحظة :**  $A + B$  يمكن أن تكتب على شكل  $A \vee B$  .

٢ - ضرب AND . إذا كان الدخل A والدخل B قيمتهما ١ فإن الخرج قيمته ١ .

- a.  $0 \cdot 0 = 0$   
 b.  $0 \cdot 1 = 0$   
 c.  $1 \cdot 1 = 1$   
 d.  $A \cdot 1 = A$   
 e.  $A \cdot 0 = 0$   
 f.  $A \cdot A = A$   
 g.  $A \cdot \bar{A} = 0$

**ملاحظة :**  $A \cdot B$  يمكن أن تكتب إما  $AB$  أو  $A \wedge B$  .

٣ - عمل NOT . الخرج هو معكوس الدخل .

- a.  $\bar{0} = 1$   
 b.  $\bar{1} = 0$

**ملاحظة** يمكن كتابة  $\bar{A}$  على شكل  $\sim A$  .

كما سنشاهد في الفصل الثاني ، بأنه توجد دارات عديدة تطابق للدالات NOT AND, OR . يمكن استخدام الجبر البولي لتنفيذ دارة ما بالطريقة الأكثر فعالية .

فيما يلي مثال عن إمكانية استخدام الجبر البولي .

**المثال :** يوجد أربعة مساهمين في شركة المساهم A يمتلك نسبة ٤٦ بالمائة والمساهمون D, C, B يمتلك كل منهم نسبة ١٨ بالمائة . المشكلة تكمن في تصميم نظام يحصلوا بواسطته على اقتراعات سرية .

**الحل :** إن أول شيء يجب القيام به هو كتابة كافة الطرق الممكنة التي يمكن

أن يتم بها نقل الاقتراحات ( مع افتراض أن الامتناع غير مسموح ) .

١ — المساهم A وعلى الأقل مساهم آخر يصوتان بكلمة نعم .

٢ — المساهمون D, C, B جميعهم يصوتون بكلمة نعم .

هاتان الطريقتان يمكن كتابتهما مرة أخرى بشكل بولي (Boolean) على النحو التالي :

١ —  $A \cdot (B + C + D)$  يصوت بكلمة نعم و ( إما B أو C أو D يصوت بكلمة نعم ) .

٢ —  $A \cdot C \cdot D$  يصوت بكلمة نعم و C يصوت بكلمة نعم و D يصوت بكلمة نعم .

إذن التعبير البولي للاقتراح المراد نقله يمكن كتابته على النحو التالي :

$$A(B + C + D) + BCD.$$

تنفيذ هذه الدارة نجده مبيناً في الفصل ٢ .

## ١ — ٤ — جداول الحقيقة TRUTH TABLES

إن جدول الحقيقة هو عبارة عن مجموع كافة المداخل الممكنة وتأثيرها على مخرج دارة عددية . فجدول الحقيقة للدالة OR نجده مبيناً في الجدول ١ — ٣ .

A	B	Output
0	0	0
0	1	1
1	0	1
1	1	1

### الجدول ١ — ٣ — جدول الصحة للدالة OR

ومن ناحية أخرى يمكن استخدام F ( لعدم الصحة ) بدلاً عن T, O ( للصحيح ) بدلاً من 1 . وهذه طريقة أخرى صحيحة لعرض جدول حقيقة . تعمل الدارات العددية على مستويات الفلطية التي يمكن تمثيلها بالحرف H



( للمستوى العالي ) والحرف L ( للمستوى المنخفض ) . وعادة يماثل الحرف H Logic1 والحرف L Logic 0 . وهذا يعرف باسم الدارة المنطقية الموجبة والتي تستخدم طوال هذا الكتاب . على أية حال ، توجد طريقة أخرى تعرف باسم الدارة المنطقية السالبة والتي يكون الحرف H فيها ممثلاً لـ Logic0 والحرف L لـ Logic 1 .

يوضح الجدول ١ - ٤ الطرق المختلفة لتمثيل الدالة AND .

مخرج			مخرج			مخرج			مخرج		
A	B	Output	A	B	Output	A	B	Output	A	B	Output
0	0	0	F	F	F	L	L	L	H	H	H
0	1	0	F	T	F	L	H	L	H	L	H
1	0	0	T	F	F	H	L	L	L	H	H
1	1	1	T	T	T	H	H	H	L	L	L

a. Logic 0 and 1, b. True/False, c. Positive logic, d. Negative logic.

الجدول ١ - ٤ - أربعة طرق لتمثيل جدول الصحة بالنسبة للدالة AND

#### ١ - ٥ - الخاتمة

إن المبادئ المجملية في هذا الفصل تستخدم طول هذا الكتاب . ويجب على مصممي الجهاز أن يكونوا على دراية تامة بما يسمى بالجبر البولي Boolean وأنظمة الترقيم ، إلخ .

#### ١ - ٦ - الخلاصة

يوجد نظامان للترقيم يستخدمان في التصميم العددي :

النظام الثنائي ( الأساس ٢ ) .

النظام الست عشري ( الأساس ١٦ ) .

الجبر البولي هو عبارة عن مجموعة من القواعد المفيدة في التصميم العددي . وتتمركز هذه القواعد حول ثلاث دالات رئيسية :

الدالة OR .

الدالة AND .

الدالة NOT .

## الفصل ٢

### مجموعات التركيب الأساسية

#### ٢ - ١ - مقدمة

سوف يوضح هذا الفصل مجموعات التركيب الأساسية للجهاز مع كيفية استخدامها . وسيتبع ذلك شرح المجموعات الأكثر تعقيداً والتي يمكن إحداثها بتوصيل المجموعات الأساسية مع بعضها .

#### ٢ - ٢ - بوابات NOT, OR, AND

هذه عبارة عن ثلاث مجموعات تركيب بسيطة جداً متضمنة في التصميم العددي .

#### ٢ - ٢ - ١ بوابة AND

إن هذه البوابة سوف تعطي خرجاً منطقيّاً عالياً أو « صحيحاً » إذا كانت كافة مدخلها صحيحة . أي أنه إذا كان الدخل A والدخل B والدخل C ... إلخ جميعها صحيحة فإن الخرج عندئذ سيكون صحيحاً .


إن جدول الحقيقة لبوابة AND ذات مدخلين نجده مبيناً في الجدول ٢ - ١

الدخل Input A	الدخل Input B	الخرج Output
0	0	0
0	1	0
1	0	0
1	1	1

الجدول ٢ - ١ - جدول حقيقة لبوابة AND ذات مدخلين

ورمز الدارة مبين في الشكل ٢ - ١ .

يتمثل الخرج بـ  $A.B$  أو  $AB$  بالشكل البولي (Boolean format) .



الشكل ٢ - ١ - رموز الدارة لبوابة AND ذات مدخلين

إن ما بيناه على أنه شكل جديد قد أصبح الآن هو الأسلوب القياسي لإظهار البوابات المنطقية — وهذا الأسلوب يجب أن يستخدم من قبل القارئ لأنه يعتبر هو الطريقة الأكثر شمولية . أما الشكل القديم فقد استخدم وما زال يستخدم على نطاق واسع ولذلك تعتبر معرفته ضرورية . وسوف ينتقل الكتاب بين هذين الشكلين لإكساب القارئ الثقة بكليهما .

٢ - ٢ - ٢ — بوابة OR


إن هذه البوابة سوف تعطي خرجاً منطقياً عالياً أو « صحيحاً » في حال كون أي من مدخلها صحيحاً ، أي إذا كان المدخل A أو المدخل B أو المدخل C ، الخ صحيحاً ، وعندئذ سيكون الخرج أو الخرج صحيحاً .

يوضح الجدول ٢ - ٢ جدول حقيقة لبوابة OR ذات مدخلين ونجد رمز الدارة موضحاً في الشكل ٢ - ٢ .

يتمثل الخرج بـ  $A + B$  بالشكل البولي .

الدخل A	الدخل B	الخرج
0	0	0
0	1	1
1	0	1
1	1	1

الجدول ٢ - ٢ - جدول حقيقة لبوابة OR ذات مدخلين



الشكل ٢ - ٢ - رموز الدارة لبوابة OR ذات مدخلين


٢ - ٢ - ٣ بوابة NOT

إن هذه البوابة سوف تعكس دخلها . أي أنه إذا كان الدخل صحيحاً فإن الخرج سيكون غير صحيح والعكس بالعكس . إن جدول الحقيقة بالنسبة للبوابة NOT نجده مبيناً في الجدول ٢ - ٣ ورمز الدارة نجده مبيناً في الشكل ٢ - ٣ .

يتمثل الخرج بـ  $\bar{A}$  الشكل البولي Boolean .

الدخل	الخروج
0	1
1	0

الجدول ٢ - ٣ - جدول صحة للبوابة NOT



(أ) شكل قديم

(ب) شكل جديد

الشكل ٢ - ٣ - رموز الدارة للبوابة NOT

٢ - ٣ - دمج البوابات البسيطة


يمكن دمج هذه البوابات البسيطة بطرق مختلفة لانتاج أربع بوابات أخرى مفيدة جداً .

٢ - ٣ - ١ بوابة NAND

هذه عبارة عن مجرد بوابة AND ويكون مخرجها معكوساً ببوابة NOT . الدمج مبين في الشكل ٢ - ٤ . وأما جدول الحقيقة فهو مبين في الجدول ٢ - ٤ ورمز

الدائرة مبين في الشكل ٢ - ٥ .

يتمثل الخرج بـ  $A \cdot B$  أو  $\overline{A \cdot B}$  بشكل بولي Boolean .



(أ) الشكل القديم (ب) الشكل الجديد  
الشكل ٢ - ٤ - تحقيق الدارة ببوابة NAND ذات مدخلين



(أ) الشكل القديم (ب) الشكل الجديد  
الشكل ٢ - ٥ - رموز الدارة لبوابة NAND ذات مدخلين


الدخل A	الدخل B	الخرج
0	0	1
0	1	1
1	0	1
1	1	0

الجدول ٢ - ٤ - جدول حقيقة لبوابة NAND ذات مدخلين

٢ - ٣ - ٢ بوابة NOR

هذه عبارة عن بوابة OR ويكون خرجها معكوساً ببوابة NOT . الدمج مبين في الشكل ٢ - ٦ . وجدول الحقيقة مبين في الجدول ٢ - ٥ ورمز الدارة مبين في الشكل ٢ - ٧ .

يتمثل الخرج بـ  $A + B$  بشكل بولي .



(أ) الشكل القديم (ب) الشكل الجديد  
الشكل ٢ - ٦ - تحقيق الدارة ببوابة NOR ذات مدخلين

الدخل A	الدخل B	الخرج
0	0	1
0	1	0
1	0	0
1	1	0

الجدول ٢ - ٥ - جدول حقيقة لبوابة NOR ذات مدخلين



(أ) الشكل القديم



(ب) الشكل الجديد


الشكل ٢ - ٧ - رموز الدارة لبوابة NOR ذات مدخلين

## ٢ - ٣ - ٣ - بوابة OR المنحصرة (XOR)

تعطي هذه البوابة خرجاً صحيحاً إذا كان أحد مدخلها صحيحاً ، ولكن شريطة ألا يكون كلا مدخلها صحيحين .

يوضح الشكل ٢ - ٨ إحدى طرق الحصول على بوابة XOR . ونجد جدول الصحة مبيناً في الجدول ٢ - ٦ ، ورمز الدارة مبين في الشكل ٢ - ٩ .

يتمثل الخرج بـ  $A \oplus B$  بشكل بولياني .




( أ ) الشكل القديم

( ب ) الشكل الجديد


الشكل ٢ - ٨ - تحقيق دارة بوابة XOR

الدخل A	الدخل B	الخرج
0	0	0
0	1	1
1	0	1
1	1	0

الجدول ٢ - ٦ - جدول صحة لبوابة XOR



( أ ) الشكل القديم



( ب ) الشكل الجديد

الشكل ٢ - ٩ - رموز الدارة لبوابة XOR

## ٢ - ٣ - ٤ بوابة NOR المنحصرة (XNOR)

هذه البوابة هي عكس البوابة XOR . يتمثل خرجها بـ  $A \oplus B$  بشكل بولي ونجد رمز دارتها مبيناً في الشكل ٢ - ١٠ .



( أ ) الشكل القديم



( ب ) الشكل الجديد

الشكل ٢ - ١٠ - رموز الدارة لبوابة XNOR

## تمرين

إن كافة البوابات الناتجة في هذا الفصل يمكن توليدها من البوابة NAND أو البوابة NOR . اصنع دارات لإجراء ذلك .

## ٢ - ٤ - البوابات ذات المدخلات المتعددة

إن كافة البوابات المذكورة حتى الآن لها مدخلان ( باستثناء البوابة NOT ) . وهذا العدد هو الأكثر شيوعاً بالنسبة للمداخل . ولكن على أية حال ، من الممكن أن يتم تزويد البوابة بأي عدد من المدخلات .

## ٢ - ٥ - مثال عملي


لنقم الآن بتصميم دارة من أجل حل مشكلة الاقتراح الواردة في الفصل الأول .

إن التعبير الجبري البوليان للاقتراح كان على الشكل التالي :

$$A (B + C + D) + BCD$$

يوضح الشكل ٢ - ١١ دارة وظيفتها هي نفس وظيفة المقدار البولوي .

سيكون الحل هو الدارة المنطقية ١ في حال نجاح الاقتراح .  
سوف يوضح الفصل ٣ كيفية بناء هذه الدارة باستخدام قطع متوفرة على واسع .



الشكل ٢ - ١١ - تمثيل الدارة  $A (B + C + D) + BCD$

## ٢ - ٦ - نظريات ديمورغان

إن البوابات المنطقية المبينة أعلاه يمكن أن تستخدم في عدة تطبيقات استخدامات . فعلى سبيل المثال يمكن اعتبار البوابة OR بأن لها خرج بقيمة كان على الأقل دخل واحد قيمته ١ . هناك طريقة أخرى صحيحة للنظر إلى OR وهي افتراض أن الخرج قيمته صفراً : إذا كانت قيم المدخل صفراً .  
الطريقتين تجدان البوابة OR .

ولكي تفهم لماذا تعتبر الفكرة جيدة بأن نحدد البوابة OR بطريقتين ، فإن ما يلي :



إذا أردنا تصميم دائرة بالدالة البولية  $\overline{A.B}$  فإننا يمكننا أن نستخدم البوابتين NOT والبوابة NAND . وبذلك نحصل على النتيجة الصحيحة . على أية حال إذا قمنا بتحضير جدول الصحة لهذه الدالة كما هو مبين في الشكل ٢ - ٧ فإننا يمكننا أن نرى بأن جدول الصحة للدالة  $\overline{A.B}$  هو نفس الجدول للدالة  $A + B$  — OR . ومن ثم فإن  $\overline{A.B} = A + B$  . وبطريقة مماثلة  $\overline{A+B} = A.B$  .

A	B	$\overline{A}$	$\overline{B}$	$\overline{A.B}$	$\overline{\overline{A.B}}$	A+B
0	0	1	1	1	0	0
0	1	1	0	0	1	1
1	0	0	1	0	1	1
1	1	0	0	0	1	1

الجدول ٢ - ٧ — جدول الصحة للدالة  $\overline{A.B}$

لقد كان ديمورغان هو أول شخص يقوم بصياغة هاتين المعادلتين ولهذا السبب عرفنا بنظريات ديمورغان . يمكن تمثيل البوابات NOR, OR, NAND, AND بطريقتين ، بالطريقة العادية ، أو بمكافئاتها التابعة لديمورغان . على سبيل المثال يمكن كتابة الدالة NAND على شكل  $\overline{A.B}$  أو  $\overline{A+B}$  . يوضح الشكل ٢ - ١٢ رمز دائرة مكافئات ديمورغان .



الشكل ٢ - ١٢ — مكافئات ديمورغان لبوابة NAND

يمكن ترجمة الرمز الوارد في الشكل ٢ - ١٢ على النحو التالي . إذا كان الدخول A يساوي الصفر أمر الدخول B يساوي الصفر ( أو كلاهما ) ، فإن الخرج عندئذ ستكون قيمته ١ . إذا كان يوجد مثلث على خط الخرج فإن الرمز سيمثل بوابة AND .

تستخدم مكافئات ديمورغان في مخططات الدارات للمساعدة على فهم كيفية عمل الدارة . وقد يكون هذا غير واضح الآن إلا أنه سيتضح أكثر عندما نمضي قدماً في قراءة الكتاب .

## ٢ - ٧ - شرح الرموز المنطقية الجديدة

إن الرموز المنطقية الجديدة تمكنك من تجديد وظيفة أي جهاز بدون لزوم النظر إلى جدول الحقيقة أو الدارة المنطقية الداخلية . وهذه الرموز موضحة بشكل مفصل في كتاب معطيات TTL (Texas Instruments) وستتم تغطيتها حسب ظهورها في هذا الكتاب .

إن الرمز الأساسي هو الإطار مع المدخل والمخرج . إن الرموز التي مرت بنا حتى الآن هي تلك الخاصة بالبوابات AND, OR, NOR, NAND, NOT, XOR, XNOR . فالبوابة AND لها خطان نحو الإطار وإشارة & داخل الإطار وخط خارج من الإطار . وهذا يعني بأن المخرج = الدخل ١ والدخل ٢ . أما بوابة OR فلها خطان نحو الإطار و  $\geq$  داخل الإطار وخط خارج الإطار . وهذا يعني بأن المخرج = الدخل ١ أو الدخل ٢ .

وبالبوابة NOT لها خط نحو الإطار وقيمته 1 داخل الإطار وخط خارج من الإطار مع مثلث عليه . وهذا المثلث يعني بأن المخرج فعال منخفض ( مقابل فعال مرتفع ) . ومن ثم فإن الدخل الفعال المرتفع يمر عبر البوابة . وبما أن المخرج فعال منخفض فإنه يكون معكوساً .

البوابة NAND هي مثل البوابة AND تماماً ، باستثناء أن لها مثلثاً على خرجها . وهذا يعني بأن المخرج فعال منخفض وبذلك يكون معكوساً .

البوابة NOR هي مثل البوابة OR تماماً ، باستثناء أن لها مثلثاً على خرجها وبالتالي فإن خرجها فعال منخفض .

البوابة XOR لها خطان نحو الإطار ، 1 = داخل الإطار وخط خارج من
















الإطار ، وهذا يعني بأن الخرج = الدخل 1 XOR الدخل 2 .  
البوابة XNOR هي مثل البوابة XOR تماماً باستثناء أن لها مثلثاً على خرجها وبالتالي فإن خرجها منخفض فعال .

### الخاتمة أو النتيجة

إن مجموعات البناء المنطقية هذه يمكن دمجها لتعطي العديد من الوسائل الرقمية المختلفة . يوضح الفصل الرابع بعض هذه الوسائل .  
إن معظم التصاميم التي سيقوم بها القارئ ستشتمل على بعض المجموعات المنطقية الأساسية .

### ٢ - ٩ - الملخص

إن الوسائل المبينة في هذا الفصل مع رموز داراتها وتعايرها الجبرية البوليانية (Boolean) هي :

الوسيلة	الرمز القديم	الرمز الجديد	تعبير بولياني الجبري مكافئ ديمورغان
AND			 $A \cdot B$ أو $\overline{A+B}$ (or $\overline{A+B}$ )
OR			$A + B$ (أو $\overline{A \cdot B}$ )
NOT			$\overline{A}$
NAND			$\overline{A \cdot B}$ أو $\overline{A+B}$ (أو $\overline{A+B}$ )
NOR			$\overline{A+B}$ (أو $\overline{A \cdot B}$ )
XOR			$A \oplus B$
XNOR			$\overline{A \oplus B}$

إن أيّاً من الرموز القديم أو الجديد يمكن أن يستخدم في مخططات الدارات . لقد أصبحت الرموز الجديدة هي المجموعة القياسية . تشكل هذه الوسائل القاعدة لكثير من الوسائل المعقدة .

## الفصل ٣

### صنع داراتك الخاصة بك

يتضمن هذا الفصل ما يلزمك لصنع داراتك الخاصة بك .

#### ٣ - ١ - التجهيزات العامة

الجدول ٣ - ١ عبارة عن لائحة بالمعدات والأدوات المطلوبة ( مع الأسعار التقريبية لعام ١٩٨٥ ) لمن يريد أن يعمل بيده . وليست جميع هذه المعدات ضرورية لتركيب الدارات في هذا الكتاب . إلا أن جميعها مفيدة من حيث وجودها لدى من يرغب بذلك .

١٥ جنيه	كاوية لحام
جنيه كل ١٠ متر	سبيكة لحام متعددة القلوية
٦ جنيهات	مصاصة لحام/أداة إزالة اللحام
٦ جنيهات	زرديّة طويل الأنف
٤ جنيهات	قطاعة أسلاك
٣ جنيهات	معربة أسلاك
٣٠ جنيه	مقياس كهربائي متعدد القياسات
٢ جنيه	قطاعة تسوية موضعية لـ Veroboard
٨ جنيهات	Breadboard
٢ جنيه لكل ١٠٠ متر	سلك بقلب صلب
٢ جنيه لكل ١٠٠ متر	سلك بقلب مجدول
٣ جنيهات لكل منها قياس	قياسات متنوعة من Veroboard
٣٥ جنيه لـ ١/ أمبير منبع قدرة خطّي	منبع قدرة + ٥ فولط


الجدول ٣ - ١ لائحة بالعدة الضرورية مع أسعارها التقريبية لعام ١٩٨٥

ترجد أمثلة عن كل أداة من الأدوات المبينة أعلاه مبينة في الصور ( اللوحات  
١ - ٧ ) .

إذ Veroboard ( التي تعرف أحياناً باسم Stripboard ) تتكون من خطوط  
نحاسية مربوطة إلى لوحة عازلة وتوجد ثقب في الخطوط لإدخال أرجل الدارات  
التكاملية أو أرجل التركيب المنفصلة ( أنظر الفصل ٥ - الأجزاء المشابهة ) . إن  
نوع الـ Veroboard المستخدم مع الدارات التكاملية تبلغ قياسات فتحاته (ثقوبه)  
١,١ بوصة وقطر كل منها ١ مم .


ملاحظة : يجب أن يتم وضع الأجزاء المكونة في الطرف الخاص بها من لوحة  
Veroboard .

يمكن لقطاع التسوية الموضعية للوحة الـ Veroboard أن تقطع الخطوط  
النحاسية ، حيث يتم صنع دائرة حسب الطلب .  
أما لوحات الايروكاردز (Eurocards) فهي نوع خاص من لوحة أو



اللوحة ١ - الفيروبورد وقطاعه التسوية الموضعية للفيروبورد

Veroboard . وهذه اللوحات أكثر فائدة من اللوحات العادية للتصاميم مع الدارات التكاملية ( مقابل الوسائل المنفصلة — الترانزيستورات والمكثفات والمقاومات ، إلخ ) ، مع العلم بأن الأجهزة المنفصلة يمكن أن تستخدم مع لوحات الـ Eurocards . من النادر أن يلزم قطع الخطوط على لوحات الايروكاردز . تلزم كاوية اللحام لربط ( وصل ) الدارات التكاملية والأجهزة ( الوسائل ) المنفصلة والأسلاك مع لوحات الفيروبوردرز ، إلخ . الطريقة المتبعة في لحام الأجزاء المكونة ليست صعبة جداً .



## اللوحة ٢ — البطاقة المسماة ايروكارد

- ١ — يتم وضع القطعة المكونة في الطرف الخاص بالقطع من لوحة الفيروبوردر .
- ٢ — يتم قلب لوحة الفيروبوردر ويتم ثني رجل أو رجلين على القطعة لمنعها من السقوط .
- ٣ — يتم التأكد من أن كاوية اللحام حامية لدرجة كافية لإذابة اللحام وغير مغطاة بأوساخ/ صهيرة اللحام ( إن إستخدام قطعة قماش رطبة مفيد جداً في تنظيف

كاويات اللحام ) .


٤ — تتم ملاسة كاوية اللحام بالرجل التي تود لحامها .

٥ — تتم ملاسة سبيكة اللحام للرجل بعد ثانية أو ثانيتين ( وذلك لترك الرجل تسخن ) .

٦ — تتم إزاحة كاوية اللحام وسبيكة اللحام .

إن الغرض من عملية اللحام هو تأمين توصيل كهربائي دائم بين القطعة المكونة ولوحة الفيروبور ( أو ما شابه ذلك ) . هناك نقطتان يجب أخذهما بعين الاعتبار :  
أ — إذا لم يتم تثبيت كاوية اللحام على الرجل لمدة كافية فإنه قد لا تحصل عملية توصيل لحام جيدة ( وصلة جافة ) . وهذا يمكن ملاحظته عادة بالمظهر الخشن للحام ( لأن التوصيلات الجيدة تكون ناعمة ولماعة ) .

ب — في حال إبقاء كاوية اللحام القوية جداً على الرجل لفترة طويلة جداً فإنها قد تتسبب بعطب القطعة المكونة . وهذا لا يمكن حدوثه عادة عندما تكون كاوية اللحام ضعيفة التغذية .




يجب أن تكون قدرة كاوية اللحم متراوحة بين ٢٠ واط و ٥٠ واط برأس كاوية  
نمره ٧ . ( كلما كانت القدرة بالواط أعلى كانت سخونة كاوية اللحم أسرع . إن  
رؤوس الكاويات المختلفة تعمل بدرجات حرارة مختلفة ) .

يجب أن تكون سبيكة اللحم من النوع الرصاصي القصديري — بسماكة 22  
SWG ( محدد قياس أسلاك عياري ) . لاستخدام أداة إزالة اللحم فإنه يتم كبس  
العتله للأسفل ويتم تسخين الوصلة بكأوية لحم ويتم كبس زر تحرير العتله . وبذلك  
يتم حدوث تفريغ جزئي يتم به امتصاص اللحم عن الوصلة .


تستخدم الزردية ذات الأنف الطويل في الأعمال التي تتطلب براعة يدوية ،  
ولكن في الأماكن التي لا يمكن أن تصل إليها الأصابع . أما بالنسبة لقطاعة الأسلاك  
فإن استخدامها واضح . وبالنسبة لمعربة الأسلاك فإنها تستخدم لنزع المادة العازلة  
عن الأسلاك لكي يتم لحام المعدن المجرد ووصله ، إلخ .

إن ما يتميز به السلك ذو القلب الصلب كونه مزود بسلك واحد فقط للتوصيل  
إلى لوحة الفيروبور ، إلخ عند إجراء التوصيلات . عند استخدام السلك ذي القلب  
المجدول ، فإنه يلزم جدل الأسلاك مع بعضها ومن ثم لحامها بالقصدير ( ملامسة



اللوحة ٤ — زردية طويلة الأنف . وقطاعة أسلاك ومعربة أسلاك






#### اللوحة ٥ - سلك ذو قلب صلب وذو قلب مجدول

السلك بكابوية اللحام ووضع بعض اللحام عليه . حيث أن هذا يسهل إدخال السلك ذي القلب المجدول عبر الفتحات الموجودة في لوحة الفيروبورد . إن ما يتميز به السلك ذو القلب المجدول هو كونه أكثر مرونة بكثير من غيره . لأنك إذا قمت بثني سلك ذي قلب صلب عدة مرات فإنه سوف ينكسر . ومن الصعب جداً كسر السلك ذي القلب المجدول بهذا الشكل .

إذن تستخدم الأسلاك ذات القلب الصلب عادة في التوصيلات على لوحة الفيروبورد وتستخدم الأسلاك ذات القلب المجدول عادة في التوصيلات التي تتم بين لوحات الفيروبورد .. إلخ .


إن لوحات البريدبورد (Bread board) تساعدك على اختبار دائرة ما بدون أية لحام . وتكون الثقوب موصولة عادة على شكل مجموعات مكونة من أربع أو خمس ثقوبه . وهذا يعطي شكلاً مماثلاً لذلك المستخدم لبطاقات الايروكارد . عند استخدام لوحات البريدبورد فإنه من الأفضل أن يتم استخدام السلك ذي القلب الصلب لأنه يصعب إدخال سلك ذي قلب مجدول في الثقوب .



### اللوحة ٦ — لوحتان Breadboard

المقياس الكهربائي المتعدد القياسات عبارة عن جهاز يسمح لك بقياس المقاومة والتوتر والتيار . ومن ثم فإنه يستخدم في عملية الاختبار في حال صنع دائرة ( في حال لزوم وجود مقاومة قيمتها الصفر بين طرفي التوصيلة ) .

يمكن الحصول على هذه الأدوات من عدة مصادر . وتعتبر شركة مابلن (Maplin) واحدة من أفضل المصادر التي تصنع العدة والتجهيزات للمستهلك ( تستخدم شركة الإلكترونيات Verospeed, Macro Marketing, RS, إلخ ) ويتوفر كتالوكها من شركة W.H. Smith ووكالات لأبناء الأخرى أو محلات الأجهزة



### اللوحة ٧ - مقياس كهربائي متعدد القياسات

الالكترونية . المكتب الرئيسي لشركة مابلن هو :

P.O. Box 3  
Rayleigh  
Essex  
SS6 8LR

Phone (0702) 554155

وعلى الرغم من أن شركة مابلن تباع القطع المكونة بالإضافة إلى التجهيزات ،  
فإن هناك شركتين أخريين . شركة تكنوماتيك وشركة واتفورد الكترونيكس لديهما

سلسلة أكبر من القطع المكونة . وتتضمن معظم محلات الإلكترونيات دعايات أو إعلانات لإحداها أو لكلا الشركتين حيث تشتمل هذه الإعلانات على لائحة بالقطع المتوفرة مع أسعارها . وفيما يلي عنوان الشركتين .

Technomatic  
17 Burnley Road  
London  
NW10 1ED

Phone (01) 452 1500

Watford Electronics  
35/37 Cardiff Road  
Watford  
Herts

Phone (0923) 40588

### ٣ - ٢ - طريقة TTL الأساسية

إن طريقة TTL ( وهي الأحرف الأولى من عبارة Transistor-Transistor Logic ) هي عبارة عن طريقة لإنتاج قطع الدارات المكونة لها . إن سلسلة TTL الخاصة بقطع الدارات واسعة وشاملة وسهلة الاستخدام . تقوم شركة تكساس انسترومنتس بإنتاج السلسلة ٧٤ من أجهزة TTL كما يفعل العديد من الشركات الصانعة الأخرى .

يتم إنتاج أجهزة TTL بأغلفة DIL (Dual in Line) والتي تعرف أيضاً باسم DIPs ( مثل معظم القطع المكونة الرقمية ) انظر اللوحة ٨ ) . تحتوي هذه الغلافات على عدد زوجي من الأرجل ، يتراوح عادة بين ٦ و ٦٤ .


يحتوي الغلاف DIP على دائرة تكاملية (IC) تقوم بمهمة TTL خاصة . إن البوابات المنطقية المبينة في الفصل ٢ يتم إنتاجها جميعها في TTL ويأتي وصف موجز عن كل منها :



اللوحة ٨ - دائرة تكاملية بـ ١٦ رجل

### ٣ - ٢ - ١ - بوابة AND بمدخلين

يتم تركيب ٤ بوابات AND في غلاف دائرة تكاملية مزود بـ ١٤ رجلاً كما هو مبين في الشكل ٣ - ١ .



### الشكل ٣ - ١ - مخطط بوابة AND رباعية ذات مدخلين

$V_{cc}$  قيمتها + ٥ فولط و GND قيمتها صفر فولط . هذين المدخلين يؤمنان من التغذية بالقدرة لجعل البوابتين تعملان . إن الفرضية الموجودة إلى الجهة اليسرى من غلاف الـ DIP يدل على جهة الـ DIP . الرجل ١ هي دائماً الرجل التي تقع تحت الفرضية عندما تكون الفرضية على الجانب الأيسر . من الضروري أن يتم تذكر هذا لأنه في حال الحصول عليها خطأ فإن الدارة التكاملية سوف تتوقف عن العمل .

رقم هذه القطعة هو ٧٤٠٨ .


الكلفة التقريبية ١٤ باوند .

### ٣ - ٢ - ٢ - بوابة OR ذات مدخلين

تكون ٤ بوابات OR مغلقة ضمن غلاف (DIP) مزود بـ ١٤ رجلاً كما هو مبين في الشكل ٣ - ٢ .

رقم هذه القطعة ٧٤٣٢ .


الكلفة التقريبية ١٤ باوند .



الشكل ٣ - ٢ - مخطط بوابة OR رباعية ذات مدخلين

٣ - ٢ - ٣ بوابة NOT

ست بوابات NOT تكون مجمعة ضمن غلاف (DIP) ذي أربعة عشر رجلاً كما هو مبين في الشكل ٣ - ٣ .



الشكل ٣ - ٣ - مخطط بوابة NOT سداسية

رقم هذه القطعة هو ٧٤٠٤ .


وكلفتها التقريبية ١٢ باوند .

٣ - ٢ - ٤ بوابة NAND ذات مدخلين

أربع بوابات NAND تكون مجمعة ضمن غلاف (DIP) ذي أربعة عشر رجلاً كما هو مبين في الشكل ٣ - ٤ .

رقم هذه القطعة ٧٤٠٠ .


وكلفتها التقريبية ١١ باوند .



الشكل ٣ - ٤ - مخطط بوابة NAND رباعية ذات مدخلين

### ٣ - ٢ - ٥ - بوابة NOR ذات مدخلين

أربع بوابات NOR تكون مجمعة ضمن غلاف ذي أربعة عشر رجلاً كما هو مبين في الشكل ٣ - ٥ .




الشكل ٣ - ٥ - مخطط بوابة NOR رباعية ذات مدخلين

رقم هذه القطعة ٧٤٠٢ .

وكلفتها التقريبية ١٢ باوند .

### ٣ - ٢ - ٦ - بوابة XOR

أربع بوابات XOR تكون مجمعة ضمن غلاف (DIP) ذي أربعة عشر رجلاً كما هو مبين في الشكل ٣ - ٦ .




الشكل ٣ - ٦ - مخطط بوابة XOR رباعية

رقم هذه القطعة ٧٤٨٦ .

وكلفتها التقريبية ١٦ جنيه .

٣ - ٢ - ٧ - بوابة XNOR ذات مدخلين

أربع بوابات XNOR تكون مجمعة ضمن غلاف (DIP) ذي أربعة عشر رجلاً كما هو مبين في الشكل ٣ - ٧ .



الشكل ٣ - ٧ - مخطط بوابة XNOR رباعية ذات مدخلين


رقم هذه القطعة ٧٤٢٦٦ .

وكلفتها التقريبية ٥٠ باوند .



### ٣ - ٢ - ٨ - بوابة AND ذات ثلاثة مدخل

ثلاث بوابات AND تكون مجمعة ضمن غلاف ذي أربعة عشر رجلاً كما هو مبين في الشكل ٣ - ٨ .



الشكل ٣ - ٨ - مخطط بوابة AND ثلاثية ذات ثلاثة مدخل

رقم هذه القطعة ٧٤١١ .

وكلفتها التقريبية ١٦ باوند .


### ٣ - ٣ - استخدام طريقة TTL الأساسية

إذا كان لديك دائرة تحتوي على أربع بوابات NAND ذات مدخلين فإنه سيلزم عندئذ قطعة ٧٤٠٠ فقط لتنفيذ ذلك الجزء من الدارة . وإذا كان لديك خمس بوابات NAND ذات مدخلين فإنه سيلزم عندئذ قطعتان ٧٤٠٠ . أما البوابات الثلاث الأخرى NAND في الغلاف الثاني فإنها يمكن أن تستخدم كبوابات NOT ( بربط مدخلها مع بعضها ) أو لا تستخدم نهائياً .

وبالرجوع إلى مشكلة الاقتراع في الفصلين الأول والثاني .

فإنه لا يتم صنع بوابات ذات ثلاثة مدخل OR بطريقة TTL ، وسيتم استخدام بوابات OR ثنائية المدخل بدلاً من ذلك ، والتي ينتج عنها الدارة المبينة في الشكل

٣ - ٩ .



الشكل ٣ - ٩ - الحل العملي لمشكلة الاقتراع

بيان وتوضيح الشكل ٣ - ٩ :

- SWA — SWD هي مفاتيح أحادية التحويل أحادية الأقطاب (on/off) .
- R1 — R4 هي مقاومات الصعود المفاجيء . وهذه تضمن وجود فلطية معلومة قيمتها ( + ٥ فولط ) على المدخل المؤدية إلى البوابات في حال وجود أي مفتاح في وضعية الـ off . تبلغ قيمة هذه المقاومات ٤٧٠٠ أوم . وسوف نرى السبب المؤدي لهذه القيمة واضحاً في الفصل السادس . وبدون هذه المقاومات عندما يفتح مفتاح ، فإن مقداره + ٥ فولط سوف يصبح صفر فولط ويمكن لمنع القدرة أن ينفصل .
- IC1 هي عبارة عن بوابة OR رباعية ذات مدخلين . تمثل الأحرف C, B, A البوابات المختلفة ضمن الغلاف . أما الأرقام التي فوق الخطوط فهي أرقام المسامير في الغلاف .
- IC2 هي بوابة ٧٤١١ . السبب بوجود مدخلين للـ IC2B مرتبطين معاً هي كونها تستخدم كبوابة AND ذات مدخلين ( إنه أكثر فعالية أن يكون لدينا بوابة ٧٤١١ مع بوابة أخرى غير مستخدمة من أن يكون لدينا بوابة ٧٤١١ مع بوابتين غير مستخدمتين

وبوابة ٧٤٠٨ إضافية مع ثلاث بوابات ( غير مستخدمة ) .  
 L1 عبارة عن ديود باعث للضوء (LED) . سيتم بحث هذه  
 الديودات الباعثة للضوء في الفصل الخامس . سوف يتم إحتراق  
 هذه الديودات في حال مرور تيار زائد عبرها وهكذا فإن R5  
 تستخدم لتحديد التيار المار عبر الديود LED . سوف يتوهج  
 الديود في حال مرور التيار عبره ، أي إذا كان خرج البوابة  
 IC1 مرتفعاً .

R5 يحدد التيار المار عبر الديود L1 . تبلغ قيمته ٤٧٠٠ أوم .  
 يمكن الحصول على جميع هذه القطع من شركات تم ذكرها سابقاً .

## تقنين

كوّن الدارة المبينة في الشكل ٣ — ٩ على لوحة البريدبورد .

## التقنين

كوّن الدارة المبينة في الشكل ٣ — ٩ باستخدام اللوحة فيروبوردر . تأكد من  
 قيامك بقطع أي توصيلات غير مرغوبة باستخدام قطاعه تسوية موضعية .

## ٣ — ٤ — الخاتمة

بعد قراءة هذا الفصل يجب أن تكون على ثقة تامة بتصميم وبناء دارة باستخدام  
 أجهزة TTL البسيطة ( الدارة على لوحة الفيروبوردر برهان كاف على قدراتك ) .  
 إن الأمثلة العملية في الفصول القادمة سوف تفترض بأن هذا الفصل قد تمت قراءته  
 وفهمه .

## ٣ — ٥ — ملخص

إن الدارات التكاملية التي يشتمل عليها هذا الفصل هي :  
 بوابة ٧٤٠٨ AND رباعية ذات مدخلين .

٧٤٣٢	بوابة OR رباعية ذات مدخلين .
٧٤٠٤	بوابة NOT سداسية .
٧٤٠٠	بوابة NAND رباعية ذات مدخلين .
٧٤٠٢	بوابة NOR رباعية ذات مدخلين .
٧٤٨٦	بوابة XOR رباعية .
٧٤٢٦٦	بوابة XNOR رباعية .
٧٤١١	بوابة AND ثلاثية ذات ثلاث مداخل .

## الفصل ٤

### أجهزة أكثر تعقيداً

سوف يبحث هذا الفصل في الأجهزة ثنائية الاستقرار ومسجلات النقل والعدادات . يمكن إنتاج جميع هذه الأجهزة من خلال دمج الأجهزة التي رأيناها في الفصول السابقة . يوضح الملحق C كيفية صناعة هذه الأجهزة .

إن مخارج الأجهزة المبنية سابقاً تعتمد فقط على حالة التيار في مداخلها . وهذا يعرف باسم Combinational Logic . تعتمد مخارج الأجهزة المبنية في هذا الفصل من ناحية على المداخل السابقة . وهذا يعرف باسم Sequential Logic .

#### ٤ - ١ - الساعات

تحتوي مجموعة ال Sequential Logic على مدخل للساعة وهذا المدخل يجب أن يكون بالحالة الصحيحة قبل تغيير المخارج .

الساعة عبارة عن إشارة تقوم بتغيير الحالة من الواحد (1) إلى الصفر (0) والعكس بالعكس بشكل دوري ، كما هو مبين في الشكل ٤ - ١ .



( أ ) ساعة موجة مربعة ١ ميغاهرتز . ( ب ) سلسلة نبضات ٢ ميغاهرتز .

الشكل ٤ - ١ - مثالان عن إشارة ساعة

يوضح الشكل ٤ — ١ (أ) ساعة موجهة تربيعية اميغاهرتز . في كل 500 ns ( ٥٠٠ × ١٠<sup>-٩</sup> ثانية ) . يتم انعكاس إشارة الساعة .

يوضح الشكل ٤ — ١ (ب) سلسلة نبضات ٢ ميغاهرتز . في كل 500 ns توجد نبضة موجبة تدوم لمدة ١٠ ns . في كلا هاتين الحالتين تتكرر العملية إلى مالا نهاية .

يمكن أن تصدر الإشارات الساعية بعدة طرق — يوضح الفصل الخامس بعضاً منها .

تعمل مجموعة ال- Sequential logic على إما الطرف الصاعد أو الموجب ( السهم المتجه للأعلى المبين في الشكل ٤ — ١ ) أو على الطرف النازل أو السالب ( السهم المتجه للأسفل المبين في الشكل ٤ — ١ ) للساعة . إن الدارة التكاملية (IC) التي تعمل على الطرف الصاعد للساعة يقال بأنها تطلق أو تقيد على الطرف الصاعد . توجد بعض الاصطلاحات التي سنمر عليها فيما يخص الساعات وهي :

التردد : ويقصد به السرعة التي تتغير فيها الساعة من حالة الارتفاع إلى الانخفاض إلى الارتفاع مرة أخرى . ويقاس التردد بعدد الدورات في الثانية ( هرتز أو Hz مختصره ) .

فترة التذبذب : وهو الوقت الذي تستغرقه الساعة للتحويل من حالة الارتفاع إلى الانخفاض إلى الارتفاع مرة أخرى . وتقاس بالثانية .

يوضح الجدول ٤ — ١ لائحة بالترددات والفترات باستخدام رموز المكون الصلب ( الهاردوير ) الشائعة .

التردد	فترة التذبذب
1 Hz	1 s
10 Hz	100 ms ( $10^{-1}$ s)
100 Hz	10 ms ( $10^{-2}$ s)
1 kHz ( $10^3$ Hz)	1 ms ( $10^{-3}$ s)
10 kHz ( $10^4$ Hz)	100 us ( $10^{-4}$ s)
100 kHz ( $10^5$ Hz)	10 us ( $10^{-5}$ s)
1 MHz ( $10^6$ Hz)	1 us ( $10^{-6}$ s)
10 MHz ( $10^7$ Hz)	100 ns ( $10^{-7}$ s)
100 MHz ( $10^8$ Hz)	10 ns ( $10^{-8}$ s)
1 GHz ( $10^9$ Hz)	1 ns ( $10^{-9}$ s)
10 GHz ( $10^{10}$ Hz)	100 ps ( $10^{-10}$ s)

الجدول ٤ - ١ - لائحة بالترددات والفترات

ملاحظة :

K مختصر كيلو (٣١٠)	m مختصر ويلي (٣ - ١٠)
M مختصر ميغا (٦١٠)	$\mu$ مختصر ميكرو (٦ - ١٠)
G مختصر جيجا (٩١٠)	n مختصر نانو (٩ - ١٠)
	p مختصر بيكو (١٢ - ١٠)

٤ - ٢ - ثنائي الاستقرار  $J - K$

هذا عبارة عن عنصر تخزين بسيط له أربع وظائف :

$$K = 1, J = 1 \quad ١ -$$

إذا كان الخرج 1 (عالياً) ، فإنه عندما ينطلق دخل الساعة فإن الخرج يتغير إلى الصفر .

وإذا كان الخرج صفراً ، فإنه سيتغير إلى ١ .

$$K = 1, J = 0 \quad ٢ -$$

عندما تنطلق الساعة فإن الخرج يتغير إلى الصفر .

$$K = 0, J = 1 \quad ٣ -$$

عندما تنطلق الساعة فإن الخرج يتغير إلى ١ .

$$K = 0, J = 0 \quad ٤ -$$

عندما تنطلق الساعة ، فإن الخرج يبقى كما كان عليه .

إن جدول الصحة للنطاق  $J-K$  مبين في الجدول ٤ - ٢ وتمثيل الدارة في الشكل ٤ - ٢ .

$Q$  هي الخرج غير المعكوس .

$\bar{Q}$  هي الخرج المعكوس .

يوضح دخل الساعة بأن النطاق قد تم إنطلاقه أو إيقافه على الطرف الصاعد من إشارة الساعة . يوضح الشكل ٤ - ٣ تمثيل دائرة نطاق الذي يثبت عند الطرف النازل من إشارة الساعة .


$J$	$K$	الخرج بعد انطلاق الساعة $Q$
0	0	$Q_{n-1}$
0	1	0
1	0	1
1	1	$\bar{Q}_{n-1}$

الجدول ٤ - ٢ - جدول الصحة للنطاق  $J-K$

ملاحظة :  $Q_{n-1}$  هي الخرج  $Q$  قبل إشارة الساعة .



تفسير الرمز المنطقي الجديد

الرمز مفسر نفسه بنفسه باستثناء  $C >$  . فعندما يحتوي المدخل على إشارة  $<$  فإن هذا عبارة عن دخل ساعي ( فهو يتضمن الحرف  $C$  أيضاً للدلالة على أنه دخل تحكم ) .



الشكل ٤ - ٢ تمثيل نطاق  $J-K$





الشكل ٤ - ٣ - نطاظ  $J - K$  يثبت عند الطرف النازل من الساعة

إذن لتخزين دارة منطقية 1 في ثنائي الاستقرار  $J - K$  فإنك يجب أن تقوم بما يلي :


ضبط  $K = 0, J = 1$  .

وإطلاق دخل الساعة وضبط  $K = 0, J = 0$  .

وهذا سوف يخزن 1 على الخرج Q . في اصطلاحات الجهاز سوف تقول بأن الدارة المنطقية 1 قد ثبتت بسقاطة .

### ٤ - ٣ - ثنائي الاستقرار من النوع D

يمكن أن يستخدم ثنائي الاستقرار  $J - K$  كوسيلة تخزين بجمع اثنين أو أكثر معاً ( انظر الشكل ٤ - ٤ ) . على أية حال من المناسب أن يكون لدينا جهاز يثبت بسقاطة مهما كانت حالة دخله بالنسبة لخرجه عند استقبال وصلة الساعة . وهذا يمكن أن يتم باستخدام ثنائي الاستقرار  $J - K$  كما هو مبين في الشكل ٤ - ٥ . ويتضمن الشكل ٤ - ٥ أيضاً تمثيل دارة ثنائي الاستقرار من النوع D . الإشارات الزائدة يتم شرحها في جدول الصفحة ٤ - ٣ .



الشكل ٤ - ٤ - ثنائيات استقرار  $J - K$  مجمعة مع بعض




ملاحظة : X تعني « لا تهتم » المخرج لا يعتمد على هذا المدخل .  
تمثل الطرف الصاعد من نبضة الساعة .

كما يتضح لنا من الجدول ٤ - ٣ فإن الإنخفاض عند المدخل S يجعل Q ترتفع فوراً والإنخفاض عند المدخل R يجعل Q تنخفض مباشرة . وإذا كان كلاً من R, S منخفضين فإن الثنائي لا يعرف ماذا يفعل ويمكن أن يكون  $\bar{Q}_n$ ,  $Q_n$  إما مرتفعين أو منخفضين .

إن ثنائيات الاستقرار J - K قد يكون لها مدخلين R, S يعملان بنفس الطريقة .


النشاط J - K مصنوع بطريقة TTL ( ٧٤٧٦ ) ونجده موضحاً في الشكل ٤ - ٦ .



الشكل ٤ - ٦ - مخطط ثنائي الاستقرار J - K ( ٧٤٧٦ )

ملاحظة :

القدرة ( $V_{cc}$ ) والمحاور الأرضية ليست على المحاور ٨ و ١٦ .  
يوضح الشكل ٤ - ٧ دائرة توضح كيف يعمل ثنائي الاستقرار J - K .



الشكل ٤ - ٧ - دائرة توضح كيفية استخدام ثنائي الاستقرار J - K

IC1	7476	— مفاتيح (أحادية التحويل والقطب)
SWA—SWD	SPST	— SPST فعل فوري
R1—R7	مقاومات ٤,٧ كيلو أوم	—
L1—L2	أزرار إضاءة	—

### تمرين


كوّن الدارة المبينة في الشكل ٤ - ٧ وبرهن على أنها تعمل كما ينبغي .  
ثنائي الاستقرار من الطراز D- مصنوع أيضاً بطريقة TTL ( ٧٤٧٤ ) ويوضح الشكل ٤ - ٨ ذلك .

### تمرين

كوّن دائرة ماثلة لتلك المبينة في الشكل ٤ - ٧ لثنائي الاستقرار من النوع D وبرهن على أنها تعمل كما ينبغي .

### ٤ - ٤ - مسجلات النقل ( التحويل )

من المفيد في أغلب الأحيان أن تتم تخزين عدة أرقام من المعلومات . ومن الطرق المستخدمة في ذلك أن يتم تحميل هذه الأرقام في مسجل واحد . يمكن أن يكون هذا المسجل عبارة عن مجموعة من ثنائيات الاستقرار . ومن حين لآخر يلزم نقل هذه الأرقام عبر ثنائيات الاستقرار . وهذا يتطلب جهازاً يطلق عليه اسم مسجل النقل .



الشكل ٤ - ٨ - مخطط ثنائي الاستقرار نوع D ( ٧٤٧٤ )

يوضح الشكل ٤ - ٩ مسجل نقل لأربعة أرقام ، وإن عملية تقدم المعلومات من خلاله مبينة في الجدول ٤ - ٤ . ورمز دارته مبين في الشكل ٤ - ١١ .

ملاحظة : بالنسبة للأجهزة الأكثر تعقيداً ، توجد عدة طرق أخرى لتمثيلها في الدارة . ولا تهمننا الكيفية التي يتم بها تمثيل الجهاز طالما أنك !

١ - تعرف ماهية الجهاز .

٢ - وتعرف وظيفته .


٣ - ويسهل عليك تنفيذه من خلال مخطط دارة ( على سبيل المثال جميع خطوط المعلومات تلتحم مع بعضها ، الخ ) .

إن الطريقة التي بناها هي الطريقة التي يفضل إستخدامها . وبإختصار فإن الرموز المختلفة تعني :

١ - الإطار العلوي يمثل علبة التحكم ( ويمكن أن تكون علبة التحكم إما في الأعلى أو في الأسفل ) .

- ٢ — R تعني إعادة الضبط المنخفض الفعال .
- ٣ — C تمثل الدخول الساعي الايجابي المنطلق .
- ٤ — A تمثل المدخل المتسلسل .
- ٥ — وتمثل Q1 إلى Q4 المخرج .

يوضح الملحق D الأسباب المنطقية الكامنة وراء الرموز المختلفة لكافة البوابات .




الشكل ٤ — ٩ — مسجل نقل أربعة أرقام عشرية

إن أول شيء يجب أن نلاحظه حول الشكل ٤ — ٩ هو أن المدخلات S, R مرتبطان بشكل عال مع بعضها . ومتى تم تحول أحد الخطوط إلى T أو إشارة ⊕ للأعلى فإن ذلك يعني أن الخط متصل ( أو مربوط ) بـ +٥ فولت . إن ربط المدخل غير المستخدمة بشكل عال يضمن عدم تأثيرها على عمل الدارة . وهذه تعتبر من القواعد الهامة جداً في التصميم العددي. دائماً يجب أن يتم ربط المدخل غير المستخدمة بشكل عال أو منخفض . ومن المناسب في أغلب الأحيان عند ربط مدخل غير مستخدم بشكل عال أن يتم وصله عبر مقاومة لجهد +٥ فولت .


ليبيان عملية توصيل بـ صفر فولت (OV) سوف ينتهي إلى الخط بـ ∇ أو T مقلوبة .

ملاحظة أخرى : عند تفرع أحد الخطوط إلى عدة أماكن ( كما يفعل خط الساعة ) ، فإنه من المفيد في الغالب أن يتم وضع نقطة ممتلئة عند كل موضع اتصال .

وبذلك يتم تمييز الفروع عن خطين متصلين ( متقاطعين ) . ملاحظة يمكن أن  
 تنمحي أو تزول النقاط . ولذلك يجب عدم استخدام وصله رباعية بالاتجاهات —  
 وإنما يتم دائماً وضع كما هو مبين في الشكل ٤ - ١٠ .



الشكل ٤ - ١٠ - كيفية وصل خطين معاً



الشكل ٤ - ١١ - رمز الدارة لمسجل نقل أربعة أرقام عشرية

توضح الرمز المنطقي الجديد :

إن الإطار الموجود في الأعلى يمثل علبة التحكم ويتمم بقية الرمز . يمكن لعب  
 التحكم أن تكون إما في أعلى أو أسفل الإطار الرئيسي .

إن المدخل R يمثل عملية إعادة ضبط منخفضة فعالة ( عند الانخفاض يعمل

المدخل R على تحويل Q4 - Q1 إلى الصفر ) .


→ C/ تعني بأن الساعة سوف تجعل الإشارات تنتقل إلى اليمين ( Q1 إلى Q2 ، Q2 إلى Q3 إلخ ) .

( ← C/ سوف تحرك الإشارات بالاتجاه المعاكس ) .

	IN	OUT3	OUT2	OUT1	OUT0
الحالة الأولية	1	0	1	0	1
بعد الساعة الأولى	0	1	0	1	0
بعد الساعة الثانية	1	0	1	0	1
بعد الساعة الثالثة	1	1	0	1	0
بعد الساعة الرابعة	0	1	1	0	1
بعد الساعة الخامسة	0	0	1	1	0
بعد الساعة السادسة	0	0	0	1	1
بعد الساعة السابعة	0	0	0	0	1
بعد الساعة الثامنة	0	0	0	0	0

الجدول ٤ - ٤ تقدم المعلومات غير مسجل نقل أربعة أرقام

يعرف هذا النوع من مسجل النقل باسم مسجل النقل Serial In, Parallel Out (SIPO) . في حال توفر المخرج الأخير فقط فإن هذا المسجل سيكون Serial In, Parallel Out (SISO) . أما النوعان الآخران فهما Parallel In, Serial Out (PISO) و Parallel In, Parallel Out (PIPO) . يوضح الشكل ٤ - ١٢ مسجل



الشكل ٤ - ١٢ - مسجل نقل نوع PISO لثمانية أرقام عشرية ( ٧٤١٦٥ )



نقل من نوع PISO ثمانية أرقام عشرية ويوضح الجدول ٤ - ٥ تقدم المعلومات فيه .

هناك قاعدة أخرى هامة وذلك بأن يتم جعل المداخل الخاصة بجهاز ما تذهب إلى يسار الجهاز وتخرج الخارج من الجهة اليمنى وإشارات التحكم داخل/ خارج علبة التحكم . وهذا يساعد في فهم مخططات الدارة .

### تفسير أو توضيح الرمز المنطقي الجديد :

SRG8 تشير إلى أن هذا عبارة عن مسجل نقل لثمانية أرقام عشرية .  
المدخل الذي ينقسم إلى G1, G2 يمكن قراءته على النحو التالي :

عندما يكون عالياً فإن SRG يكون بوضعية النقل .


وعندما يكون منخفضاً فإن SRG يكون بوضعية التحميل .

إن الإشارات CLK, CLK INH لها قمية ١ على مداخلها . وهذا يعني بأنها تكون فعالة فقط عندما تكون إشارة التحكم (G1) فعالة أي  $\overline{SH}/\overline{LD}$  عالية . وهي لها إشارة  $1 \leq$  في إطار مع إشارة < عند المخرج . وهذا يعني بأن إشارة CLK INH تتبادل مع إشارة CLK لإصدار الساعة لـ SRG .

أما  $C3/ \rightarrow$  فتدل على أن مسجل النقل سينتقل إلى اليمين .

ووجود 3D على المدخل المتسلسل تعني بأنها تكون فعالة فقط عندما تكون إشارة التحكم (C3) فعالة ، أي عندما يأتي نبضه ساعية عبرها . وهذا سوف يجعل المدخل المتسلسل ينتقل إلى QA .

إن وجود 2D على المداخل الأخرى يعني بأنها تكون فعالة فقط عندما تكون إشارة التحكم (C2) فعالة ، أي عندما تكون  $\overline{SH}/\overline{LD}$  منخفضة .




CLOCK	LOAD	INA	INB	INC	IND	INE	INF	ING	INH	QH
X	1	a	b	c	d	e	f	g	h	h
1	0	0	a	b	c	d	e	f	g	h
1	0	0	0	a	b	c	d	e	f	g
1	0	0	0	0	a	b	c	d	e	f
1	0	0	0	0	0	a	b	c	d	e
1	0	0	0	0	0	0	a	b	c	d
1	0	0	0	0	0	0	0	a	b	c
1	0	0	0	0	0	0	0	0	a	b
1	0	0	0	0	0	0	0	0	0	a
1	0	0	0	0	0	0	0	0	0	0

الجدول ٤ - ٥ - تقدم المعلومات عبر المسجل PISO لثمانية أرقام عشرية


الشكل ٤ - ١٣ - مسجل نقل PISO لثمانية أرقام عشرية ( ٧٤١٦٤ )

يتم صنع مسجل PISO لثمانية أرقام عشرية بطريقة TTL ( ٧٤١٦٤ ) وهو مبين في الشكل ٤ - ١٣ .



الشكل ٤ - ١٤ - دائرة لتوضيح استخدام مسجل النقل PISO

دائرة الإختبار المسجل PISO في الشكل ٤ - ١٤ .



الشكل ٤ - ١٥ - عداد ثنائي لأربعة أرقام عشرية

في كل مرة يشعر فيها ثنائي الاستقرار بطرف صاعد على مدخله الساعي فإنه سوف يغير الحالة . يوضح الجدول ٤ - ٦ تسلسل العد .

Count (no. of clock pulses)	Q3	Q2	Q1	Q0	Decimal equivalent
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9	1	0	0	1	9
10	1	0	1	0	10
11	1	0	1	1	11
12	1	1	0	0	12
13	1	1	0	1	13
14	1	1	1	0	14
15	1	1	1	1	15
16	0	0	0	0	0
17	0	0	0	1	1
18	0	0	1	0	2

الجدول ٤ - ٦ - تسلسل العد لعداد ثنائي لأربعة أرقام عشرية

كما يتضح لنا من الجدول ٤ - ٦ نجد أن الجدول دوري . ولزيادة العد إلى ٣٢ ، فإنه يتم فقط إضافة ثنائي استقرار آخر إن رمز الدارة لعداد ثنائي لأربعة أرقام عشرية نجده موضحاً في الشكل ٤ - ١٦ .


- SWA مفتاح SPST
- SWB مفتاح SPST آلي الفعل .
- R1 — R10 مقاومات ٤,٧ كيلووم .
- L1 — L8 ديودات ضوئية .

تقرين


ركب الدارة في الشكل ٤ - ١٤ وبرهن على أنها تعمل كما ينبغي لها .

٤ - ٥ - العدادات اللاتزامنية

العدادات ، كما يتضح من التسمية ، هي عبارة عن وسائل يتم بها العد الثنائي . ولإنتاج عداد ، فإنه يتم تجميع ثنائيات الاستقرار فقط ( عادة K — J ) . يوضح الشكل ٤ - ١٥ عداداً لأربعة أرقام عشرية .



الشكل ٤ - ١٦ - رمز دارة لعداد ثنائي لأربعة أرقام عشرية



الشكل ٤ - ١٧ - الرمز الخاص بعدد ثنائي لا تزامني ٧٤٢٩٣

يوضح الشكل ٤ - ١٧ عدداً ثنائياً 74293TTL .

### توضيح ( تفسير ) الرمز المنطقي الجديد

CTR تعني بأن هذا عدد .

CT = 0 تعني بأن العدد سوف يتم إعادة ضبطه على الصفر إذا كان RO (2),

RO(1) كلاهما بقيمة ١ ( لاحظ الرمز & ) .

DIV2 تعني بأن هذا القسم من العدد هو  $2 \div$  .

+ تعني بأن كل نبضة ساعية سوف تجعل العدد يزداد .

DIV8 تعني بأن هذا القسم من العدد هو  $8 \div$  .

CT  $\begin{cases} 0 \\ 2 \end{cases}$  تعطي الرقم الأقل في العدد والرقم الأكثر أهمية .

لاحظ بأن المدخل الساعي هو منخفض فعال .

ومن ثم لتركيب عدد  $16 \div$  فإنه من الضروري أن يتم وصل QA بالمدخل

RO (1), RO (2) عبارة عن مفاتيح إعادة ضبط وسوف يحدثان عملية إعادة ضبط

في حال كون الاثنين 1 Logie .

وهكذا فإن العدد  $16 \div$  سوف يكون المدخل A عبارة عن مدخله الساعي

وستكون QA, QB, QC, QO مخارجاً له .

## تقرين

صمم وركب واختبر دائرة لتوضيح استخدام العداد الثنائي اللاتزامني ٧٤٢٩٣ باعتبار كعداد 16 ÷ .


ليست جميع استخدامات العدادات تستخدم فيها النظام الثنائي — وإنما بعض العدادات تكون دورية تعتمد على العد العشري ( عداد عشري ) وعدادات أخرى تعتمد العد الاثني عشري ، الخ . إن العداد الذي يكون دورياً بنظام تعداد  $n$  يعرف باسم modulo أو  $\text{mod } n$  أو العداد  $n$  . وهكذا فإن العداد المبين في الشكل ٤ — ١٥ هو عداد  $\text{mod } 16$  .

لانتاج دائرة لعداد غير ثنائي فإن أول شيء يتم القيام به هو رسم جدول العد للعداد . فبالنسبة لعداد  $\text{mod } 5$  يوضح لنا الجدول ٤ — ٧ جدول العد الممكن .

Count	Q2	Q1	Q0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
0	0	0	0

الجدول ٤ — ٧ — جدول العد لعداد  $\text{mod } 5$

كما رأينا في الجدول ٤ — ٧ عندما كانت  $Q2 = 1$  ، فإنه عندئذ عند النبضة الساعية الثانية . يجب أن يتم منع  $Q0$  من التغير إلى ١ ويجب أن يتم ضبط  $Q2$  على الصفر . توضح الدارة المبينة في الشكل ٤ — ١٨ إحدى الطرق التي يمكن أن يتم بها ذلك .



الشكل ٤ — ١٨ — عداد  $\text{mod } 5$

## تمارين

ارسم دائرة لعداد ( عشري ) mod 10 ، ركبها واختبرها .


### ٤ - ٦ - العدادات التزامنية

حتى الآن لقد كانت جميع العدادات المبينة كلها لا تزامنية ، أي أن النبضة الساعية تنتقل من ثنائي استقرار لآخر .

إن إعاقة الإنتشار النموذجي بين مدخل الساعة والمخرج Q تقدر بـ ٢٥ ns . وهذا يعني أنه بالنسبة لعداد أربعة أرقام عشرية يبلغ معدل الإعاقة بين مدخل الساعة والمخرج Q النهائي ١٠٠ ns . ومن ثم فإن السرعة التي يستطيع العدادان يعمل بموجبها تكون محدودة بـ  $1/100 \text{ ns} = 10 \text{ ميغا هرتز}$  .

هناك نوع آخر من العدادات وهو العداد التزامني الذي يكون مدخله الساعي مشتركاً لجميع ثنائيات الاستقرار . وهذا يعني بأن هذا العداد أسرع وذلك لأن الطريق الأطول الذي ستقطعه الإشارة قد تم إختصاره ( إعاقات الإنتشار مبينة في الفصل ٦ ) .

يوضح الشكل ٤ - ١٩ عدداً تزامنياً لأربعة أرقام عشرية (74LS161) .



الشكل ٤ - ١٩ - رمز الدارة لعداد ثنائي تزامني 74LS161

## توضيح الرمز المنطقي الجديد

CTRDIV16 تعني أن هذا عبارة عن عداد حاله ست عشري (16 State counter).

$CT = 0$  تعني أنه عندما يكون المدخل CLR (منخفضاً) فعالاً فإن العداد عندئذ سيتم إعادة ضبطه إلى الصفر .

يمتد مدخل التحميل LOAD إلى M1, M2 . ومن ثم فإن إشارة التحكم ١ تكون فعالة عندما يكون الحمل منخفضاً وتكون إشارة التحكم ٢ فعالة عندما يكون التحميل عالياً .

ENP, ENT تشغلان إشارات التحكم ٣ و ٤ على التوالي .  
CLK ستشغل إشارة التحكم ٥ وستزيد العداد إذا كانت إشارات التحكم ٢ و ٣ و ٤ فعالة .

1,5D تعني أن المدخل سيتم تحميله إلى العداد إذا كانت إشارات التحكم ١ و ٥ فعالة .

[1], [2], [4], [8] تبين الأرقام العشرية الأقل والأرقام الأكثر أهمية .


### ٤ - ٧ - الخاتمة

إن الأجهزة المبينة في هذا الفصل تعتبر كأجزاء مكتملة للعديد من التصاميم .  
إن ثنائي الاستقرار من النوع D بشكل خاص سوف يظهر في كل تصميم تقريباً  
يمكن أن تمر به أو تقوم به بنفسك .


### ٤ - ٨ - ملخص

إن الأجهزة التي يشتمل عليها هذا الفصل جميعها تعتمد المنطق التتابعي ، أي  
أن مخرجها تعتمد من جهة على الحالات السابقة . وهي مدرجة أدناه ، مع رموز  
داراتها .


J-K flip flop




D type flip flop




8 bit SIPO




8 bit PISO




4 bit asynchronous counter



Mod 5 counter



4 bit synchronous counter





## الفصل ٥

### قطع مشابهة

يبحث هذا الفصل في بعض الوسائل الأساسية المماثلة المتوفرة . تتراوح هذه الوسائل من الترانزيستورات إلى منابع القدرة ، والتي يتضمنها هذا الفصل هي : المقاومات ، المكثفات ، الديودات ، البلورات الكريستالية ، الريليجات ، الترانزيستورات ، أجهزة الإنذار المسموعة ، و منابع القدرة .

يمكن وصل هذه القطع مع بعضها بطريقتين : على التسلسل وعلى التوازي . فبالنسبة للقطع الموصولة على التسلسل فإن لها توصيلة واحدة مشتركة ( أي إن نهاية إحدى القطع موصولة ببداية الأخرى ) . بينما نجد أن القطع الموصولة على التوازي يكون طرفاها متصلين معاً . يوضح الشكل ٥ - ١ التوصيلات المتسلسلة والمتوازية .


#### ٥ - ١ - المقاومات

المقاومة عبارة عن وسيلة متميزة لها خاصية مقاومة سريان التيار المار عبرها . تقاس خاصية المقاومة بالأوم ( $\Omega$ ) . وترتبط المقاومة بالتوتر ( $V$ ) والتيار ( $I$ ) من خلال المعادلة التالية  $V = IR$  ، حيث  $V$  تمثل التوتر مقدراً بالفولط ( $V$ ) :

$$I = \text{التيار مقدراً بالأمبير (A)}$$

$$R = \text{المقاومة مقدرة بالأوم (}\Omega\text{)} .$$

يوضح الشكل ٥ - ٢ رموز الدارة لمقاومة . إن رمز الإطار هو الرمز المصدق من قبل معهد المقاييس البريطانية BSI مع العلم بأن رمز الـ Squiggle هو الأكثر استخداماً .



الشكل ٥ - ١ - توصيلات على التسلسل وعلى التوازي



الشكل ٥ - ٢ - رمزان لمقاومة

تمثل 2K2 التي نراها في الشكل ٥ - ٢ قيمة المقاومة ( ٢٢٠٠ أوم ) . قيم المقاومات مبنية كما يلي :

القيمة مقدرة بالأوم ما يمثلها

4R	٤
999R	٩٩٩
1K0	١٠٠٠
— ٦٦ —	

3K3	٣٣٠٠
1M0	١,٠٠٠,٠٠٠

انظر الملحق E للإطلاع على لائحة بقيم المقاومات الشائعة الاستخدام .

عندما يتم وصل مقاومات على التسلسل ، فإنه يتم جمع قيم مقاومتها مع بعضها للحصول على المقاومة الإجمالية . وهذا لأن الطريق الوحيد لمرور التيار هو عبر المقاومات الواحدة تلو الأخرى .

وعندما يتم وصل المقاومات على التوازي فإنه يتم جمع معكوس قيم هذه المقاومات مع بعضها للحصول على معكوس القيمة الإجمالية للمقاومات . وهذا لأن التيار يمكنه أن يسري من خلال مقاومة واحدة أو الأخرى .

إذن بالنسبة لمقاومتين قيمة كل منها  $R_1, R_2$  تكون :

$R_1 + R_2$  = المقاومة الإجمالية للتوصيل على التسلسل .


$1/(1/R_1 + 1/R_2)$  = والمقاومة الإجمالية للتوصيل على التوازي .

في التصميم العددي . نجد أن الاستخدامات الرئيسية هي :

- ١ — تحديد التيار المار عبر جهاز ما .
- ٢ — ضمان خط معين بأن يكون عالياً أو منخفضاً .
- ٣ — تغيير مستويات الجهد .
- ٤ — المضاعفة المتسلسلة ( كما على سبيل المثال بالنسبة لدارات الذاكرة MOS ) .

مثال

تطبيق OR المتصلة بالأسلاك .



الشكل ٥ - ٣ - تطبيق OR المتصلة بالأسلاك


يجب أن تحتوي جميع البوابات على مخارج مجمعات مفتوحة . يجب أن تكون بوابة الجمع المفتوحة ذات مخرج مرتبط دائماً بـ ٥ فولط عن طريق مقاومة . من مزايا البوابات الجمعية المفتوحة هي إمكانية توصيلها مع بعضها بشكل OR سلبي .

تتميز مخارج المجمعات المفتوحة بشكل منحرف كالعين مع خط تحتها .

مثال

تطبيق المدخل الخارجي .

إذا لم يكن المدخل الخارجي موصولاً فإن المقاومة تضمن بأن يكون المدخل إلى بوابة NOT منطقياً أي Logic 1 . في حال عدم وجود الوقوف المفاجيء للمقاومة فإن المدخل إلى البوابة NOT سوف يقوم أي أنه يمكن أن يكون إما Logic 0 أو Logic 1 .




الشكل ٥ - ٤ - تطبيق المدخل الخارجي

## مثال


إن دارة تكاملية لذاكرة MOS لها سعة تقدر بحوالي ٧ بيكوفاراد لكل خط . عندما تكون عدة دارات تكاملية موصولة مع بعضها فإن السعة الكلية تصبح وافرة بشكل كاف لإبطاء عمل الدارة إلى حد كبير . يمكن تخفيف هذه المشكلة بوضع مقاومة على التسلسل مع كل خط . للإطلاع على سبب حدوث ذلك فإنه يتم الرجوع إلى كتاب عن نظرية خطوط النقل .

توجد مقاومات متغيرة وتتميز بسلسلة مقاومة يمكن تغييرها بطريقة ميكانيكية كما على سبيل المثال في عملية التفرع . يوضح الشكل ٥ - ٥ رمز الدارة الخاصة بمقاومة متغيرة .



الشكل ٥ - ٥ - رمز دارة مقاومة متغيرة

إن قيمة المقاومة بين A, B يمكن أن تتغير بتحريك التفرعة . عند أحد طرفي السلسلة سوف تكون قيمة المقاومة 1K0 وستكون عند الطرف الآخر OR . من الأشكال الأخرى للمقاومة المتغيرة ما يعرف بمقياس فرق الجهد الذي يستخدم لإنتاج توتر أو جهد متغير . يوضح الشكل ٥ - ٦ رمز دارته .



الشكل ٥ - ٦ - رمز دارة مقياس فرق جهد

في حال وصل A بـ 5V + وكانت B موصولة بـ 0V فإن الخرج عند أن يتراوح من 0V إلى 5V + ، حيث يتعلق الجهد بموضع التفرعة .

للحصول على مزيد من المعلومات بخصوص كيفية إمكانية استخدام المدة في الدارات العددية ، فإن القارئ يجب أن يلجأ إلى بعض كتب الإلكترونيات الأساسية .

## ٥ - ٢ - المكثفات

المكثف عبارة عن وسيلة متميزة بخاصية مقاومة أي تغير في الجهد المار تقاس هذه الخاصية بالفاراد (F) فالمكثف الذي قيمته ١ فاراد كبير جداً معظم المكثفات المستخدمة في التصميم العددي تقع ضمن المجال المتراوح بين ٢٢٠ ميكروفاراد . يقوم المكثف بمقاومة تغير الجهد بتخزين كهربائية .

توجد أربعة أنواع رئيسية من المكثفات المستخدمة في التصميم العددي  
الالكترونية ، والتتالية ، والسيراميكية ، والبوليسترية .

المكثفات الالكترونية والتتالية تكون مستقطبة ، أي أنه يهنا طريقة تد ( فالطرف الموجب من المكثف والمسمى بالأنود يجب أن يكون موصولاً الأكثر إيجابية من الدارة ) .

اما المكثفات السيراميكية والبوليسترية فهي غير مستقطبة ومن ثم ليس لها موجب أو سالب .


ملاحظة : في حال وصل مكثف مستقطب بطريقة خاطئة فإنه سوف يذ  
يوضح الشكل ٥ - ٧ رموز دارات المكثفات .

إن إشارة الزائد (+) على المكثفات الالكترونية لا تكون دائماً موجبة  
مخططات الدارات . وكل ما يلزم هو الإطار الأبيض والإطار الأسود للتميز

الانود ( الطرف الموجب ) والكاثود ( الطرف السالب ) .



(a) Non polarised capacitor



(b) Polarised capacitor

### الشكل ٥ - ٧ - رموز دائرة المكثفات

تستخدم المكثفات بشكل رئيسي في التصميم العددي لتنظيم منبع القدرة وخطوط التوتر ( في حال حدوث نوء على الخطوط الرئيسية فإن المكثف سوف يخمد ) . في العادة سيكون للدائرة مكثف الكتروني قيمته حوالي ١٠٠ ميكروفاراد بجوار منبع القدرة . ومكثفات غير مستقطبة قيمتها حوالي ١٠,١ ميكروفاراد بجانب الدارات التكاملية . وفي العادة يكفي مكثف واحد لأربع دارات تكاملية .

فيما يلي نقدم مجال قيم الأنواع المختلفة من المكثفات :

المكثف الالكتروني	١٠٠ نانوفاراد — ١٠ ميلي فاراد
المكثف التتالي	١ ميكروفاراد — ٢ ميكروفاراد
المكثف البولستري	١ نانوفاراد — ٢ ميكرو فاراد
المكثف السيراميكي	٢ بيكوفاراد — ٢٢٠ نانوفاراد

عند توصيل المكثفات على التسلسل فإنه يتم جمع القيم العكسية للسعات مع بعضها للحصول على القيمة العكسية للسعة الكلية .


وعند توصيل المكثفات على التوازي فإنه يتم جمع السعات مع بعضها للحصول على السعة الكلية .

ملاحظة : تعتبر هذه هي الشكل المعاكس للمقاومات . وهذا بسبب أن المكثف

يمكن اعتباره كخزان للشحنة .

تأتي المكثفات ضمن غلافين رئيسيين — محوري ونصف قطري . وهذين نجدهما موضحين في الشكل ٥ — ٨ .

لا يوجد فرق كهربائي بين الغلافين — ومن ثم فإن المكثف ٢٢ ميكروفاراد ضمن غلاف محوري سيعمل بنفس الشكل تماماً الذي يؤديه مكثف ٢٢ ميكروفاراد ضمن غلاف نصف قطري .



غلاف نصف قطري

الشكل ٥ — ٨ — غلاف محوري ونصف قطري

٥ — ٣ — الديودات

الديود عبارة عن وسيلة متميزة تسمح للتيار بالمرور باتجاه واحد فقط عبره . يوضح الشكل ٥ — ٩ رمز الدارة للديود .



الشكل ٥ — ٩ — رمز دائرة للديود

إذا كانت A أكثر إيجابية من B فإن التيار عندئذ سيمر عبر الديود . وإذا كانت B أكثر إيجابية من A فإنه لن يمر أي تيار .

تتميز الديودات بهبوط جهد يترافق معها . في حال مرور تيار من خلال ديود



فإن حوالي ٠,٧ فولط تقريباً سوف تهبط عبر الديود .

ومن ثم فإن هناك طريقة أخرى للنظر إلى الديود وهي :

إذا كانت A أكثر إيجابية من B فإن الديود سيجعل B لها قيمة توتر عند  $A - 0.7V$  .

وإذا كانت B أكثر إيجابية من A فإن الديود سيكون شبيهاً بحلقة اتصال مقطوعة ( النهايات غير موصولة ) .

ليست الديودات وسائل تامة وبالتالي فإنها لا تعمل تماماً مثل ما تم بيانه . على أية حال ، وبالنسبة لأغراض التصميم العددي ، يمكن افتراض أو اعتبار الديودات على أنها تعمل بشكل تام كما تم بيانه آنفاً . أما بالنسبة للتفاصيل حول نقائص الديودات فإنها لا تدخل ضمن مجال البحث في هذا الكتاب وإنما يمكن أن نجدها في كتب الإلكترونيات الأساسية الأخرى .

تستخدم الديودات بشكل رئيسي في منابع القدرة ولضمان عدم كون مداخل التوتر إلى البوابات خارج المجالات المحددة (مثلاً أقل من صفر فولط أو أكبر من ٥,٥ فولط) .

إن الديودات الباعثة للضوء (LEDs) لها نفس العمل الذي تقوم به الديودات العادية ما عدا أن تلك تشع الضوء عند مرور التيار عبرها . وبشكل عام كلما كان التيار أعلى كانت شدة الضوء أكبر . إلا أن زيادة التيار إلى حد كبير ستؤدي إلى تدمير الزر المشع للضوء (LED) ولذلك من الضروري أن يتم الحد من التيار المار عبر الديود الضوئي باستخدام مقاومة موصولة على التسلسل معه ، كما هو مبين في الفصول السابقة . يوضح الشكل ٥ - ١٠ رمز دائرة الزر المشع للضوء (LED) .



الشكل ٥ - ١٠ رمز دائرة الـ LED


## ٥ - ٤ - البلورات

البلورة عبارة عن وسيلة متميزة تقوم بالتذبذب عند تردد معين . ويوضح الشكل ٥ - ١١ رمز الدارة .



الشكل ٥ - ١١ - رمز الدارة لبلورة

إن البلورة التي يبلغ ترددها ١٦ ميغا هرتز ستعطي موجة حبيبية بقيمة ١٦ ميغا هرتز عند توصيلها بمجموعة دارات مناسبة . تستخدم البلورات في دارات التوليد الساعية . يوضح الشكل ٥ - ١٢ دائرة ساعة نموذجية .



الشكل ٥ - ١٢ - دائرة ساعة

يتضمن الملحق F شرحاً لوظيفة الدارة . إن كل ما يلزم معرفته هو أن تغيير قيمة المقاومة R ونوع البوابة NOT ( S, LS , إلخ ) له تأثير كبير على شكل الموجة . إن تجمعاً نموذجياً للقطع المكونة سيكون كما يلي :

$$\begin{aligned} R &= 100R-3K3 \\ C &= 10 \text{ nF}-47 \text{ nF} \\ XTAL &= 1 \text{ MHz}-25 \text{ MHz} \end{aligned}$$

لإنتاج إشارة ساعية بتردد أكبر من ٢٥ ميغا هرتز أو بتردد أقل من ١ ميغا هرتز فإننا سوف نحتاج إلى دائرة هجينة لمذبذب بلوري . وهذه أغلى ثمناً من البلورات

العادية إلا أنها تتميز بعدم حاجتها إلى أي دارات داعمة حيث يمكن وضع خرجها مباشرة في بوابة .

## ٥ - ٥ - الريليات

الريليه عبارة عن وسيلة تتميز بمجموعتين من التوصيلات . وهذه التوصيلات تكون منفصلة كهربائياً بشكل كلي .

يمكن اعتبار الريلية كوسيلتين منفصلتين :

١ - جزء التحكم الذي يشبه مقاومة بالنسبة لبقية الدارة .

٢ - وقسم التشغيل الذي يشبه مفتاح وصل وفصل بالنسبة لبقية الدارة .

عند عدم مرور أي تيار عبر جزء التحكم من الريليه فإن قسم التشغيل يكون مفتوح الدارة ( بحالة فصل ) . وعند مرور التيار عبر جزء التحكم من الريلية فإن قسم التشغيل يكون عندئذ مقصور الدارة ( بحالة وصل ) .

تعتبر الريلية من الوسائل المفيدة جداً في فصل إشارة عن الدارة الرئيسية . على سبيل المثال ١ قد يشتغل جزء التحكم من الريلية عند قيمة ٥ فولط ، بينما نجد أن قسم التشغيل قد يعمل عند ٢٤٠ فولط .

توجد وسائل أخرى تعمل بطريقة مماثلة ( Optocouplers, Triacs ، إلخ ) . إذا أريد القارئ أن يتعلم المزيد عن هذه الأجهزة فإنها تتوفر عدة كتب الكترونيات أخرى تبحث في هذا المجال .


## ٥ - ٦ - الترانزيستورات

إن الترانزيستورات مفعول مماثل لمفعول الريلية ، باستثناء أن المفتاح عبارة عن مفتاح الكتروني بدلاً من أن يكون ميكانيكياً . إن الترانزيستور npn المبين في الشكل ٥ - ١٣ يعمل بالطريقة التالية :

إذا كان الجهد بين القاعدة والباعث أكبر من ٠,٧ فولط ، فإن المجمع والباعث

يكونا متصلين بشكل فعال .

وإذا كان الجهد بين القاعدة والباعث أقل من ٠,٧ فولط فإن المجمع والباعث يكونا مفتوحين الدارة .



الشكل ٥ - ١٣ - ترانزستور npn

توجد أنواع أخرى من الترانزستورات — FET, pnp — وللإطلاع على إيضاحات تفصيلية عن هذه وعن الترانزستور npn فإنه يتم الرجوع إلى كتاب الإلكترونيات الأساسية .

إن الاستخدامات الرئيسية للترانزستورات في التصميم العددي هي : عزل الإشارات عن الدارة الرئيسية .



مضخمات حافزة للتيار العالي ( البوابات المنطقية العادية لا تستطيع أن تمد ببتار كبير ) .

## ٥ - ٧ - وسائل إنذار مسموعة

توجد طريقتان رئيسيتان لإصدار الضجيج من دائرة رقمية — إحداها الطنان الذاتي التذبذب والأخرى مكبر الصوت . يقوم الطنان الذاتي التذبذب بإصدار الضجيج عند وضع توتر عبر مداخله . إن طبقة الصوت ( التردد ) وجهازة الضجيج يتعلقان عادة بالتوتر عبر المداخل .

أما مكبر الصوت فهو أبسط بكثير ( وبالتالي أرخص ) من الطنان الذاتي التذبذب . فهو يحتاج إلى إشارة تذبذب على مداخله لإصدار الضجيج . إن الترددات المختلفة للإشارة تعطي طبقات صوت متنوعة والأنواع المختلفة من الشكل الموجي ( موجة مربعة ، موجة حبيبية ، إلخ ) تصدر أنواعاً مختلفة من الأصوات .

يوضح الشكل ٥ - ١٤ رموز دائرة الطنان ومكبر الصوت .



الشكل ٥ - ١٤ - رموز الدارة للطنان ومكبر الصوت

## ٥ - ٨ - منابع القدرة

حتى الآن لقد كانت وسيلة الإمداد بالقدرة لكافة التجارب هي البطاريات . وتعمل معظم منابع القدرة على التخلص من خطوط الإمداد الرئيسية . وتكمن مهمة منابع القدرة هذه بتحويل التيار المتناوب ٢٤٠ فولط ( ١٢٠ فولط في أمريكا الشمالية ) إلى تيار مستمر + ٥ فولط ، أو + ١٢ فولط ، إلخ ، ( تحتاج بعض الأجهزة الرقمية إلى عدة توترات مختلفة ) . ويحتاج توتر التيار المستمر أيضاً إلى أن يكون مستقراً ( أي أن التغير المفاجيء في التوتر أو التيار على الخطوط الرئيسية له يؤثر على توتر التيار المستمر ) . إن هذه القيود تدل على أن منابع القدرة معقدة إلى حد كبير . يوجد نوعان رئيسيان من منابع القدرة : النوع الخططي والنوع ذو الأسلوب التحويلي . تعتبر منابع القدرة الخططية أرخص ثمناً إلا أنها أقل فعالية ( بسبب سرعة

إحماؤها ) من منابع القدرة ذات الأسلوب التحويلي .

يمكن الحصول على منابع قدرة من جهات مصنعة مختلفة لقاء مبلغ يقدر بحوالي ٣٥,٠٠ جنيهاً ( للإمداد الخطي — وهذا كل ما يلزم لمعظم الإستخدامات ) .

#### ٥ - ٩ - الخاتمة

تستخدم الوسائل المشابهة في كثير من الأحيان عند إدخال تصميم رقمي أو عددي إلى العالم الخارجي . سيكون القارئ الآن مدركاً لأهمية الدارات المشابهة وننصحه بقراءة الكتب المتخصصة التي تبحث في هذا الموضوع .

#### ٥ - ١٠ - ملخص

الأجهزة التي يشتمل عليها هذا الفصل هي : المقاومات ، المقاومات المتغيرة ، مقاييس فرق الجهد ، المكثفات ، الديودات ، الديودات المضيفة ، البلورات ، الريليات ، الترانزستورات ، الطنانات ، مكبرات الصوت ، منابع القدرة .

## الفصل ٦

### دفاتر المعلومات وكيفية استخدامها

يوضح هذا الفصل كيفية الحصول على المعلومات اللازمة من أوراق/دفاتر المعلومات بدون إعاقة عن التقدم بواسطة معلومات غير لازمة لتصميم معين . إن دفاتر المعلومات الأساسية لمهندسي التصميم نجدها أيضاً مدرجة .

#### ٦ - ١ - ما هي دفاتر المعلومات

إن دفتر المعلومات هو عبارة عن مجموعة صفحات من المعلومات خاصة بقطع مختلفة . إن صفحة المعلومات المتعلقة بقطعة معينة يجب أن تتضمن كافة المعلومات اللازمة الضرورية لاستخدام تلك القطعة في أي تصميم . وفي بعض الأحيان قد لا تحتوي صفحات المعلومات على معلومات كافية لاستخدامات عويصة غير واضحة . وإن إجراء مكالمات هاتفية مع الشركة الصانعة بهذا الخصوص تؤدي فائدتها في مثل هذه الحالات . هناك كلمة تنبيه : وهي أنه كما في المجالات الأخرى من غير المناسب أن تقوم بإزعاج الشركات الصانعة من أجل مسائل تافهة يمكنك أن تحلها بنفسك .

#### ٦ - ٢ - بعض المصطلحات المفيدة

SSI وتمثل بدايات أحرف الكلمات Small Scale Integration . وهي تشير إلى تضييع الدارات التكاملية . وإن SSI تتضمن عادة أقل من ١٢ بوابة منطقية بسيطة ( مثل بوابات NAND ) لكل دائرة تكاملية . من الأمثلة على مصطلح SSI ثنائي الاستقرار الثنائي من النوع D ٧٤٧٤ .

- MSI** وتمثل بدايات أحرف الكلمات **Medium Scale Integration** . تحتوي MSI عادة على عدد من البوابات المنطقية يتراوح بين ١٢ و ١٠٠ بوابة منطقية بسيطة لكل دائرة تكاملية . ومن الأمثلة على مصطلح MSI العدد الثنائي التزامني ٧٤١٦٣ .
- LSI** وتمثل بدايات أحرف الكلمات **Large Scale Integration** تحتوي LSI عادة على عدد من البوابات يتراوح بين ١٠٠ و ١٠٠٠ بوابة منطقية بسيطة في كل دائرة تكاملية . ومن الأمثلة على مصطلح LSI ذاكرة اقراً فقط المبرجة ٢٧٣٢ .
- VLSI** وتمثل بدايات أحرف الكلمات **Very Large Scale Integration** . تحتوي VLSI عادة على أكثر من ١٠٠٠ بوابة منطقية بسيطة في كل دائرة تكاملية . ومن الأمثلة على مصطلح VLSI وحدة المعالجة المصغرة لـ ١٦ رقماً عشرياً MC68000 .
- TTL** وتمثل بدايات أحرف الكلمات **Transistor—Transistor Logic** . وهي الدارات المنطقية التي تكون بواباتها مكونة من ترانزستورات ثنائية الأقطاب . إن السلسلة ٧٤ من شركة Texas Instruments جميعها TTL .
- MOS** وتمثل بدايات أحرف الكلمات **Metal Oxide Semiconductor** . وهي دارات منطقية تستخدم بواباتها ترانزستورات أحادية الأقطاب (FETs) بدلاً عن الترانزستورات الثنائية الأقطاب .
- NMOS** تشير الأحرف P,N إلى نوع الترانزستورات الأحادية الأقطاب المستخدمة في
- PMOS** الدارات المنطقية MOS . إن الترانزستورات الأحادية الأقطاب NMOS FETs يتم تصنيعها باستخدام سليكون القناة n وبالنسبة للترانزستورات PMOS FETs باستخدام سليكون القناة p . أما بالنسبة للتفاصيل حول هذه التقنيات فإنها لا تدخل ضمن مجال بحث



هذا الكتاب . تعتبر الترانزيستورات NMOS FETs أسرع قليلاً من الترانزيستورات PMOS FETs .

CMOS وتعني MOS المتكاملة . وهذه تستخدم كلاً من NMOS, PMOS . إن ميزة CMOS على كافة الأنواع الأخرى من الترانزيستورات كونها تستهلك كمية ضئيلة جداً من القدرة .

FET وتمثل بدايات أحرف الكلمات Field Effect Transistor ( الترانزيستور الأحادي القطب ) . إن الأجهزة التي تستخدم الترانزيستورات الأحادية الأقطاب تعتبر أرخص صنفاً من تلك التي تستخدم الترانزيستورات الثنائية الأقطاب . إلا أن الترانزيستورات الثنائية الأقطاب تعتبر أسرع .

### ٦ - ٣ - الدارات المتوافقة TTL

إن مجموعة TTL من الدارات التكاملية تشتمل على ثمانية سلاسل من خطوط الإنتاج المتوافقة . وهذه هي :

54/74	Normal TTL
54LS/74LS	Low power Schottky
54S/74S	Schottky
54H/74H	( لم تعد تستعمل ) سرعة عالية
54L/74L	( لم تعد تستعمل ) قدرة منخفضة
54ALS/74ALS	Advanced low power Schottky
54AS/74AS	Advanced Schottky
74F	Fairchild Advanced Schottky.

هذه السلاسل متوافقة بشكل تام مع بعضها وتختلف فقط في الخصائص الكهربائية وسرعة التشغيل . يوضح الجدول ٦ - ١ الخصائص النموذجية لدارات SSI من خطوط الإنتاج هذه .

Series	Propagation delay	Power dissipation
54/74	10 ns	10 mW
54LS/74LS تيار خرج منخفض	9.5 ns	2 mW
54S/74S تيار دخل عالي	3 ns	19 mW
54H/74H	6 ns	22 mW
54L/74L	33 ns	1 mW
54ALS/74ALS	4 ns	1 mW
54AS/74AS	1.5 ns	20 mW
74F	3 ns	5mW

#### الجدول ٦ - ١ - خصائص نموذجية لبوابات TTL SSI

توجد سلسلة أخرى من الدارات المتوافقة . وهي سلسلة 74HCT التي هي عبارة عن سلسلة تعتمد على CMOS وبالتالي يكون تبديد القدرة منخفضاً جداً . تستخدم السلسلة ٥٤ في المجالات العسكرية — وإن المجالات المختلفة الخاصة بدرجة الحرارة والجهد ، إلخ أكبر مما هي عليه بالنسبة للسلسلة ٧٤ ( الاستخدام التجاري ) . تنبيه : إن السلسلة ٥٤ والسلسلة ٧٤ ليستا جميعها متوافقة .

#### ٦ - ٤ - الفئات الرئيسية في صفحة المعلومات

الفئات الرئيسية هي كما يلي :

الوصف



المقدرات العظمى المطلقة

شروط التشغيل OC

شروط التشغيل AC

#### ٦ - ٤ - ١ - الوصف

هنا يتم بيان الوظيفة الإجمالية للجهاز . يجب أن تتم القراءة دائماً للتأكد من أن الجهاز المقصود هو المناسب للتصميم . سوف يتضمن الوصف مخططاً للجهاز يشتمل على الإسم الوظيفي لكل مسمار على الجهاز . يوضح الشكل ٦ - ١ مخططات جهازين .



### الشكل ٦ - ١ - مخططات مسامير الجهاز 2114, 74LS00

كما رأينا فإن مخطط المسامير قد يأخذ أشكالاً عديدة . تبقى المعلومات هي نفسها بغض النظر عن الشكل . في المثال الثاني «2114» سوف نجد توضيحاً لمهمة كل مسمار .

سوف يتضمن الوصف عادة مخططاً مبسطاً وظيفياً يوضح انقسام الجهاز إلى بوابات بسيطة ، إلخ . تحتوي أجهزة SSI في الغالب على البوابات المبينة في مخطط توضيح المسامير . إن المخططات المبسطة للمراحل LSI تنقسم إلى مجموعات صغيرة ( حيث أنها إذا انقسمت إلى بوابات فإننا سنحتاج إلى عدة صفحات ) .

تعتبر جداول الحقيقة شائعة في الوصف . وهي تقوم عادة بتوضيح أي غموض حول مهمة الجهاز .

## ٦ - ٤ - ٢ — المقدرات العظمى المطلقة

يقدم لنا هذا القسم القيم العظمى للأشياء مثل توتر منبع القدرة وتيارات الدخل ،  
إلخ . من الأمور غير المستحبة في التصميم أن يتم دفع الأجهزة إلى حدودها ، ولذلك  
فإن القيم العظمى في هذا القسم يجب عدم تجاوزها .

## ٦ - ٤ - ٣ — شروط التشغيل بالتيار المستمر DC


يبحث هذا القسم في حدود التشغيل بالنسبة للتوترات والتيارات . هناك  
مدخلان نموذجيان هما :

الرمز	بارامتر الشروط	الحدود			Unit	Test
		Min	Typ	Max		
$V_{OH}$	توتر عالي في الخرج	2.4	3.4		V	$V_{CC} = MIN$ $V_{IH} = 2V$ $V_{IL} = 0.8V$ $I_{ON} = -400\mu A$
$I_{CC}$	تيار منبع القدرة	90	130	mA		$V_{CC} = MAX$

يمكن قراءة المدخل الأول على النحو التالي :

إن جهد الخارج 1 المنطقية سيكون ٣,٤ فولط ( ولكن يمكن أن منخفضاً  
بحيث يصل إلى ٢,٤ فولط ) عندما تكون  $V_{CC}$  عند قيمتها الأعظمية المسموحة  
وتكون توترات الدخل وتيار الخرج كما هي محددة . وهذا يعني بأنك إذا أردت  
توصيل مخرج هذا الجهاز مع مدخل جهاز آخر يحتاج إلى حد أدنى من الجهد بقيمة  
٣ فولط للمدخل 1 المنطقي فإن دارتك عندئذ قد لا تعمل دائماً . من المهم جداً  
أن يتم التأكد من عدم تسلسل مثل هذا النوع من الخطأ إلى تصميمك . يجب أن نلاحظ  
بأن بوابات S فيها تيارات دخل عالية وبوابات LS فيها تيارات خرج منخفضة  
نسبياً — ومن ثم يجب أن نكون حذرين عندما نقوم بخارج LS بإدارة المداخل S .

يمكن قراءة المدخل الثاني على النحو التالي :




إن التيار النموذجي المسحوب من منبع القدرة بواسطة هذا الجهاز يبلغ ٩٠ ميلي أمبير ويمكن أن يصل هذا الرقم إلى ١٣٠ ميلي أمبير . فإذا كان منبع القدرة لديك يستطيع أن يؤمن ١ أمبير فإنك سوف تكون مخاطرأ إذا كان لديك أكثر من سبعة أجهزة في تصميمك .

إن البارامترات المعتادة التي تهتمنا في هذا القسم هي :

- $V_{OH}$  توتر عالي للخروج
- $V_{OL}$  توتر منخفض للخروج
- $V_{IH}$  توتر عال للدخل
- $V_{IL}$  توتر منخفض للدخل
- $I_{OH}$  تيار عال للخروج
- $I_{OL}$  تيار منخفض للخروج
- $I_{IH}$  تيار عال للدخل
- $I_{IL}$  تيار منخفض للدخل
- $I_{CC}$  تيار المنبع

#### ٦ - ٤ - ٤ - خصائص التشغيل بالتيار المتناوب AC

هذه تتطابق مع مخطط التوقيت ( انظر الفصل السابع ) إذا كان الجهاز معقداً .



تتعلق البارامترات في هذا القسم بالترددات العظمى ( أو الفترات الساعية الدنيا ) وإعاقات إنتشار الإشارات من مداخل معينة إلى مخرج خاصة . ( عندما يتغير مدخل جهاز ما فإن هناك إعاقه صغيرة تحدث قبل تغير المخرج . وهذا يعرف باسم إعاقه الإنتشار . وتصبح إعاقه الإنتشار أطول عندما يصبح الجهاز أكثر تعقيداً ) . في بعض التصميمات يمكن تجاهل أو إهمال إعاقه الإنتشار بين المدخل والمخرج . على أية حال من المفيد دائماً أن يتم إيجاد الإعاقات القصوى على طول مسار الإشارة . يوضح الشكل ٦ - ٢ مثلاً عن مدى أهمية إعاقه الإنتشار .

تعمل هذه الدارة على النحو التالي :

إن الإشارة عند A ستؤثر في E عند النبضة الساعية الثانية . ومن ثم إذا كانت الإعاقة عبر ثنائي الاستقرار الأول والبوابات اللاحقة أكبر من  $1/16$  ميغا هرتز = 61 جزء من ألف مليون من الثانية فإن هذا يدل على وجود مشكلة . بالنظر إلى إعاقات الإنتشار في دفتر المعلومات TTL نحصل على :

الإعاقة الأعظمية من مدخل الساعة إلى المخرج Q بالنسبة لـ 74LS74 تساوي ٤. جزء من ألف مليون من الثانية .

الإعاقات الأعظمية من المدخل إلى المخرج بالنسبة لـ 74LS00 تساوي ١٥ جزء من ألف مليون من الثانية .

الإعاقات الأعضوية من المدخل إلى المخرج بالنسبة لـ 74LS32 تساوي ٢٢ جزء من ألف مليون من الثانية .

الإعاقة الأعظمية من المدخل إلى المخرج بالنسبة لـ 74LS08 تساوي ٢٠ جزء من ألف مليون من الثانية .

زمن الاعداد للمدخل D التابع لـ 74LS74 يساوي ٢٠ جزء من ألف مليون من الثانية .

وهذا يعطي إعاقة إنتشار أعظمية تساوي ( ٤٠ + ١٥ + ٢٢ + ٢٠ + ٢٠ ) = ١١٧ جزء من ألف مليون من الثانية وهذه بطيئة جداً .

إذا كنت تستخدم أجهزة «S» بدلاً من أجهزة «LS» ، فإن الفترات تصبح ٩ ، ٥ ، ٧ ، ٥ ، ٧ ، ٣ جزء من ألف مليون من الثانية على التوالي . وهذه يبلغ مجموعها ٣١،٥ جزء من ألف مليون من الثانية وهي تعادل تقريباً الزمن المطلوب . يجب أن نلاحظ بأن استهلاك القدرة يكون الآن أعلى . قد يكون من الملائم أن يتم دمج أجهزة LS مع S للحصول على حد أدنى من استهلاك القدرة ضمن حدود السرعة .

إن زمن اللازم لإعداد جهاز ما هو الحد الأدنى الذي يجب أن تصبح فيه المعلومات ثابتة على المدخل قبل أن يتم إدراكها من قبل الجهاز ( ويمثل عادة الحد الأدنى من الزمن قبل النبضة الساعية ) .

إن زمن التثبيت لمخرج جهاز ما هو الزمن الأعظمي الذي ستكون فيه المعلومات ثابتة عند المخرج بعد أن لم تعد ثابتة عند المدخل أو بعد نبضة ساعية معينة .

إن زمن التثبيت لدخل جهاز ما هو الزمن الأدنى الذي يجب أن تكون فيه المعلومات ثابتة عند المدخل بعد نبضة ساعية معينة .

## ٦ - ٥ - المعطيات الميكانيكية

تشتمل معظم دفاتر المعلومات على معطيات ميكانيكية تتعلق بالدارات التكاملية . وتنقسم المعطيات الميكانيكية إلى فئتين رئيسيتين هما :

## معلومات الطلب وال تغليف

### ٦ - ٥ - ١ - معلومات الطلب

وهذه تتضمن كيفية إجراء طلب الأنواع المختلفة من الدارات التكاملية مع تغليفها .

### ٦ - ٥ - ٢ - التغليف

توجد عدة طرق يمكن فيه تغليف دارة تكاملية . الطرق الثلاث الرئيسية وميزاتها مبينة فيما يلي :

مغلفة بالسيراميك بشكل مزدوج (DIL) وهنا تكون محكمة السد ومغلقة بإحكام وبالتالي تعتبر أجهزة موثوقة جداً .

مغلفة بالبلاستيك بشكل مزدوج وهذه تكون سهلة الصنع وبالتالي أرخص ثمناً إلا أنها ليست موثوقة كسابقتها .

مجموعة مستوية وهذه تكون أصغر بكثير من مغلفات السيراميك (DIL) ومن ثم يمكن تركيب المزيد منها على لوحة الدارات .

بالنسبة لمعظم الاستخدامات المتعلقة بالهواة تعتبر الأجهزة البلاستيكية كافية . أما الأجهزة السيراميكية فسوف تستخدم عندما يتطلب جهاز ما دقة وثقة عالية . وأما بالنسبة للمجموعات الأخيرة المستوية فسوف تستخدم عندما يكون عامل الحيز على لوحات الدارات من الاعتبارات الهامة .

### ٦ - ٦ - مراجع المعلومات الأساسية لمهندسي التصميم

Texas Instruments TTL Data Book Vol. 1  
Intel Microprocessor and Peripheral Handbook  
Mostek Microelectronic Data Book.

إن هذه المراجع الثلاث تقدم لنا مجموعة جيدة من القطع المستخدمة في التصميم . وهي تعتبر من المستلزمات الدنيا المطلقة التي يجب أن تتوفر في مكتبة مهندس



التصميم . وإنه من الأفكار الجيدة أن يتم توفر أكبر عدد ممكن من مراجع المعلومات .  
من كل شركة من الشركات الصانعة مثل NEC, Motorola وهيتاشي وفيرشايلد ،  
إلخ .

## ٦ - ٧ - بعض الدارات التكاملية المفيدة

الملحق G يعتبر كمرجع إختياري/دليلي عملي يحتوي معظم الدارات التكاملية  
اللازمة لأي مهندس ليقوم بتصميم الدارات . يتضمن هذا القسم أسماء الدارات  
التكاملية المبينة في الفصول السابقة مع السعر النموذجي ( لعام ١٩٨٥ ) لكل دارة  
تكاملية :

دارة تكاملية رباعية البوابات NAND ذات مدخلين تحتوي على ١٤ رجلاً 74LS00  
( تتوفر أيضاً الدارات 7400, 74S00, 74ALS00, 74ASS00, 74F00 ) السعر ١٤  
باوند .

74LS02 دارة تكاملية رباعية ذات مدخلين و ١٤ رجلاً تحتوي على أربع بوابات  
NOR . سعرها ١٢ باوند .

74LS04 دارة تكاملية ذات ١٤ رجلاً تحول سداسي تحتوي على ٦ بوابات  
NOT . سعرها ١٢ باوند .

74LS08 دارة تكاملية رباعية ذات مدخلين و ١٤ رجلاً تحتوي على ٤ بوابات  
AND . سعرها ١٤ باوند .

74LS11 دارة تكاملية ثلاثية ذات ثلاث مدخل و ١٤ رجلاً تحتوي على ثلاث  
بوابات AND . سعرها ١٦ باوند .

74LS32 دارة تكاملية رباعية ذات مدخلين و ١٤ رجلاً تحتوي على أربع بوابات  
OR . سعرها ١٤ باوند .

74LS74 دارة تكاملية ثنائية من النوع D بآلية ضبط وإعادة ضبط و ١٤ رجلاً  
تحتوي على ثنائي استقرار نوع D . سعرها ١٦ باوند .

- 74LS76 دائرة تكاملية ثنائية من النوع J — K بآلية ضبط وإعادة ضبط و ١٤ رجلاً تحتوي على ثنائيي استقرار نوع J — K ، سعرها ٢٠ باوند .
- 74LS86 دائرة تكاملية رباعية ثنائية المدخل ذات ١٤ رجلاً تحتوي على ٤ بوابات XOR . سعرها ١٦ باوند .
- 74LS161 دائرة تكاملية ذات ١٦ رجلاً لعداد ثنائي تزامني تحتوي على عداد تزامني لأربعة أرقام عشرية ، سعرها ٤٠ باوند .
- 74LS164 دائرة تكاملية ذات ١٤ رجلاً لمسجل نقل SIPO لثنائية أرقام عشرية تحتوي على مسجل SIPO لثنائية أرقام عشرية ، بسعر ٤٥ باوند .
- 74LS165 دائرة تكاملية ذات ١٦ رجلاً لمسجل نقل PISO لثنائية أرقام عشرية تحتوي على مسجل PISO لثنائية أرقام بسعر ٩٠ باوند .
- 74LS266 دائرة تكاملية ذات ١٤ رجلاً ثنائية المدخل تحتوي على أربع بوابات XNOR . سعرها ٥٠ باوند .
- 74LS293 دائرة تكاملية ذات ١٤ رجلاً لعداد غير تزامني لأربعة أرقام عشرية تحتوي على دائرة واحدة  $2 \div$  ودائرة واحدة  $8 \div$  . سعرها ٥٠ باوند .
- لا يوجد عداد 74 series mod5 . قد تنتج الشركات الصانعة الأخرى هذا — وإذا لم يتم ذلك فإنه بإمكانك أن تقوم بصنع ذلك باستخدام المجموعات التركيبية الآتية الذكر .

## ٦ — ٨ — الخاتمة

بعد قراءة هذا الفصل يجب أن تصبح مراجع المعلومات سهلة التناول . وتوجد بعض كتب المعلومات مطبوعة بشكل سيء ، إلا أن المعلومات تظل موجودة .

## الفصل ٧

### مخططات التوقيت

#### ٧ - ١ - مقدمة

إن الدارات التكاملية ، كما تم ذكره آنفاً ، ليست تامة . عندما تتغير قيم الدخل للجهاز ما فإن هناك فتره معينة قبل أن يتم تغير قيم الخارج . يطلق على هذه الفترة اسم إعاقه الإنتشار من المدخل إلى المخرج . ولنجذ إعاقات الإنتشار للقطع المكونة متضمنة في صفحات المعلومات .

توجد مجموعات مختلفة من TTL ( S, LS ، إلخ ) لها إعاقات إنتشار مختلفة — وهذه قد تم ذكرها في الفصل السادس ( دفاتر المعلومات وكيفية استخدامها ) . وينطبق نفس الشيء على الأجهزة الأخرى حيث نجد أن وحدة المعالجة المصغرة Z80A مماثلة لوحدة المعالجة Z80 باستثناء إعاقات الإنتشار المتطورة وسرعة التردد الساعي الأعظمي .


عندما تقوم بتصميم داره ما فإنك يجب أن تتأكد فيما إذا كانت ستعمل . ومن الطرق المستخدمة لذلك أن تقوم بتركيب هذه الدارة . وبذلك تتضح لك صحة تصميمك . على أية حال إذا عملت دارتك لمرة واحدة فإن هذا لا يدل على أنها ستؤدي مهمتها باستخدام القطع وهي في أقصى حدود القيم المسموحة لها ( حيث أن القطع المستخدمة في الدارة يتم صنعها بالجملة على دفعات ضمن حدود معينة — وقد تختلف خصائص كل دفعة منها إلى حد كبير ) . على سبيل المثال إذا قامت دارة

ما بعملها بالدارة التكاملية LS32 ( وهي اختصار 74LS32 ) وكانت إعاقة الانتشار فيها تساوي / ١٠ / أجزاء من ألف مليون من الثانية فإنها قد لا تؤدي بالضرورة عملها بدارة تكاملية LS32 تبلغ إعاقة الانتشار فيها ٢١ نانو ثانية ( حيث أن إعاقة الانتشار القصوى للدارة التكاملية LS32 تساوي ٢٢ نانو ثانية ) . وهذا مثال بسيط إلا أنه يوضح الحاجة الأساسية لطريقة تدقيق معينة ، على الورق ، وذلك فيما إذا كان تصميمك سيؤدي عمله في كافة الأحوال . الأسلوب المتبع في تحقيق هذا هو أن يتم رسم مخططات توقيت .


## ٧ - ٢ - ما هو مخطط التوقيت ؟

إن مخطط التوقيت هو عبارة عن مخطط يوضح كيفية عمل دارة معينة ببيان الكيفية التي تقوم بها إحدى الإشارات بالتأثير على إشارة أخرى في الدارة ، ويكون ذلك عادة بالإشارة إلى إشارة ساعة . توضح مخططات التوقيت المجال الكامل للتوقيت الممكن مع إشارة ما . يوضح الشكل ٧ - ١ دارة بسيطة ويوضح الشكل ٧ - ٢ التوقيت المرتبط بها . يجب أن نلاحظ بأن مخططات التوقيت يتم رسمها عادة على ورق ذي مربعات للرسم البيانية .

يوضح مخطط التوقيت الكيفية التي ستعمل بها دارة الاختبار بشكل مضبوط . يجب أن نلاحظ بأن الإعاقة الحاصلة بسبب الأسلاك التي تصل بين القطع المستخدمة في الدارة قد تم إهمالها ( أي أن المدخل D للدارة التكاملية LS74 يفترض أن يتغير




الشكل ٧ - ١ - دارة اختبار




### الشكل ٧ - ٢ - مخطط توقيت لدائرة الاختبار

بنفس الوقت تماماً بالنسبة للمخرج ( Q ). وهذه هي الطريقة المعتادة - حيث أن الإعاقة الحاصلة بسبب سلك طوله ١ م تقدر بحوالي ١٠ بيكو ثانية . ولذلك لا يكون عادة من الضروري أن يتم حساب إعاقات الانتشار الحادثة بسبب السلك . نلاحظ بأن إشارة المخرج يمكن أن تتغير في أي وقت بدءاً من الطرف الصاعد لنبضة ساعة تردد لها ١ ميغا هرتز وحتى ٧٠ نانو ثانية لاحقة . إن الدفعات المختلفة المصنعة من الدارات التكاملية ستكون لها قيم مختلفة ضمن الحدود المسموحة لها . من الضروري جداً التأكد من أن دارتك ستؤدي عملها بالنسبة للأجهزة التي تكون فيها فترات الإعاقة دنياً كما أنها تؤدي عملها أيضاً بالنسبة للأجهزة ذات فترات الإعاقة القصوى . على سبيل المثال . إذا كان لديك دائرة تعتمد على إشارة لا تصل إلى بوابة بسرعة . فإنك قد تواجه بعض المشاكل . لنفترض أنك تريد أن تولد إشارة OUT ، المبينة في الشكل ٧ - ٣ وكانت لديك الإشارات A, B . توجد طريقة لتنفيذ هذه المهمة مبينة في الشكل ٧ - ٤ .




### الشكل ٧ - ٣ - مثال لبيان المشاكل الخاصة بالتوقيت



### الشكل ٧ - ٤ - الحل الممكن لمشكلة الشكل ٧ - ٣

يجب أن نتأكد من أن فترة التثبيت للدارة التكاملية LS74 يتم حدوثها بعد أن ترتفع A . وإلا فإن B لن يتم تثبيتها . إن مخطط التوقيت في الشكل ٧ - ٣ لا يقدم أية قيم عددية ولذلك يجب عليك أن تفترض الأسوأ . ولهذا فإن الدارة في الشكل ٧ - ٤ قد لا تؤدي عملها دائماً . ومن أجل ذلك فإنه من الأفضل أن يتم تنفيذ الدارة وفق ما هو مبين في الشكل ٧ - ٥ .



### الشكل ٧ - ٥ - الحل الناجع للشكل ٧ - ٣

الدارة المبينة في الشكل ٧ - ٥ تعمل على النحو التالي :

عندما تكون A, B كلتاها منخفضتين . فإن خط إعادة الضبط ثنائي الاستقرار الأول ينخفض ، مما يؤدي إلى انخفاض المخرج Q . وهذا يتم تثبيته عند الطرف الصاعد من A ، مؤدياً إلى إرتفاع OUT . وعلى الطرف الهابط من A يتم تثبيت الارتفاع في ثنائي الاستقرار الأول ( عملية إعادة الضبط تصبح غير فعالة ) . وعند الطرف الصاعد التالي من A سوف يقوم ثنائي الاستقرار الثاني بتثبيت هذا ويجعل OUT تنخفض . سوف تؤدي هذه الدارة عملها في حال عدم كون تردد A كبيراً بالنسبة لإعاقات الإنتشار للنقاطات .

من المهم جداً عدم السماح بالمشاكل المحتملة كما هو مبين في الشكل ٧ - ٤  
لأن تدخل ضمن تصميمك .

### ٧ - ٣ - إعاقات الانتشار

كما ذكرنا سابقاً . فإن إعاقه الانتشار الخاصة أو المرتبطة بالجهاز هي الفترة الزمنية المستغرقة عند التغير الحاصل بين المداخل واستجابة الخارج . تتعلق إعاقه الانتشار بعدة عوامل ( درجة الحرارة ، وعمر الجهاز ، إلخ ) . وقد تتغير من ثانية إلى أخرى . تعطي إعاقات الانتشار عادة كقيم مثالية وأعظمية . أما بالنسبة للقيم المثالية فهي ليست مفيدة في الحقيقة - فإذا قمت بتصميم دائرة مستخدماً القيم المثالية فإن التصميم لن يؤدي عمله دائماً مع أي دفعه من القطع المصنعة ، وهذا لن يكون مقبولاً في الصناعة .

أما إعاقات الانتشار الدنيا فلا تعطي عادة بالنسبة لقطع TTL . يوضح الجدول ٧ - ١ لائحة جيدة لقاعدة الإبهام بإعاقات الانتشار الدنيا .

Series	Minimum Propagation Delay (ns)
54/74	2
54LS/74LS	2
54S/74S	1
54L/74L	6
54H/74H	1.5
54ALS/74ALS	1
54AS/74AS	0.5
74F	1


### الجدول ٧ - ١ - إعاقات الانتشار الدنيا لقاعدة الإبهام لقطع TTL

الجدول ٧ - ١ يمثل مرجعاً بالإعاقات الدنيا عند إجراء تصميم ما . فإنه من الأفضل أن يتم افتراض أن الإعاقه الدنيا في جميع الحالات تساوي صفر نانو ثانية .

### ٧ - ٤ - التزامن أو التزامنة


إذا كانت لديك دائرة معقدة . فإن تحضير مخططات التوقيت للدائرة قد يصبح

صعباً للغاية وبالتالي فإن الدارة ستصبح أكثر صعوبة في التحقيق والإثبات . ويمكن تخفيف حدة هذه المشكلة بتقسيم الدارة المعقدة إلى عدة دارات صغيرة ، تتميز كل منها بخصائص توقيت بسيطة ومن ثم دمج هذه الدارات الصغيرة مع بعضها . يوضح الشكل ٧ - ٦ مثلاً عن ذلك .



الشكل ٧ - ٦ - دارة توضح الحاجة إلى التزامن أو المزامنة

- ١ - أما القيود المتعلقة بالتصميم الوارد في الشكل ٧ - ٦ فهي على النحو التالي :  
 ١ - الإشارات عند A, B تحدث بوقت واحد .
- ٢ - الإشارة من A إلى مدخل الدارة التكاملية 74LS00 يجب أن تستغرق نفس الوقت الذي تستغرقه الإشارة من B إلى المدخل الثاني للدارة التكاملية 74LS00 .



الشكل ٧ - ٧  
دارة اختبار متزامنة




من الواضح بأن الملاحظة C الواردة آنفاً لن تكون صحيحة في الشكل ٧ - ٦ . يمكن للإشارة عند A أن تستغرق أي وقت حتى ٦٥ نانو ثانية للوصول إلى LS00 ويمكن للإشارة عند B أن تستغرق أي وقت حتى ١٥ نانو ثانية للوصول إلى LS00 .

ولضمان تحقيق الملاحظة ٢ فإنه من الضروري أن يتم تزامن كلا المسارين B, A . والطريقة الأسهل لإجراء ذلك تكون باستخدام ثنائيات الاستقرار من النوع D كما هو مبين في الشكل ٧ - ٧ .

إن ثنائيي الاستقرار الموجودين إلى اليسار يضمنان حدوث الإشارات A, B بوقت واحد . وأما ثنائيي الاستقرار الموجودان إلى الجهة اليمنى فإنهما يضمنان انتهاءهما بنفس الوقت ( يجب أن تكون فترة CLK أكبر من ٦٥ نانو ثانية + الإعاقة الداعمة عبر الدارة التكاملية LS74 ) . وهذا يعرف بمزامنة الإشارتين . إن هذا الأسلوب يجعل التصميم أكثر سهولة مع زيادة الثقة فيه .


هذا المثال يعتبر من الحالات البسيطة جداً . في كثير من الأحيان تحتاج الدارات إلى التزامن مع عدة نبضات ساعة ذات أطوار وترددات مختلفة .



إن نبضة ساعة ذات تردد معين يمكن أن تتميز بأي عدد من الأطوار . وأما نبضتا الساعة اللتان لهما نفس التردد إلا أنهما لا تصعدان وتهبطان بنفس الوقت فإن أطوارهما مختلفة . فإذا صعدت إحداها قبل الأخرى فإنها من المفترض بأن تقود الساعة الأخرى . وبالمثل يفترض أن تقوم الثانية بتأخير الأولى .

إن أطوار نبضات الساعة المختلفة يمكن أن تكون ذات فائدة جيدة في التصميم العددي . فهي يمكن أن تضمن التزامن من خلال الدارة .

يوضح الشكل ٧ - ٨ الأطوار المختلفة لنبضات ساعة تردداتها ١ ميغا هرتز و ٢ ميغا هرتز و ٤ ميغا هرتز و ٨ ميغا هرتز والتي تعتمد على إشارة ترددها ٨ ميغا هرتز ( الأطوار منفصلة بمقدار ١٢٥ نانو ثانية ) .



الشكل ٧ - ٨ - الأطوار المختلفة للساعة المعتمدة على ٨ ميغا هرتز .


وكما يمكن أن نرى فإن نبضات الساعة 2M0, 2M2, 2M3 يتم توليدها من 4M0 ؛  
ونبضات الساعة 2M1 ، 2M3 من 4M1 ، و 1M0, 1M4 من 2M0 ، إلخ .

تحتاج بعض الدارات إلى العديد من الأطوار المختلفة. فعند التصميم من المفيد في أغلب الأحيان أن يتوفر لدينا الشكل ٧ — ٨ أو ما يماثله وأن يكون هذا أمامنا لكي  
نتمكن من رؤية العلاقة بين نبضات الساعة المختلفة .

## ٧ — ٥ — إصطلاحات مخططات التوقيت

يوضح الشكل ٧ — ٩ مخطط توقيت نموذجي يحتوي على الإصطلاحات الأساسية المستخدمة في مخططات التوقيت . يمكن قراءة مخطط التوقيت المبين في الشكل ٧ — ٩ على النحو التالي .

تستغرق فترة إشارة CLK ٢٥٠ نانو ثانية وهي تعتبر عالية بالنسبة لفترة ١٢٥ نانو ثانية . إذا كانت إشارة START عالية بفترة ٢٠ نانو ثانية على الأقل قبل الطرف الصاعد من الإشارة CLK فإن A0 — A15 سيكون لها عنوان صحيح بحد أعظمي يساوي ٧٠ نانو ثانية بعد الطرف الصاعد لإشارة CLK . أما إشارة D0 — D7 فستكون ثابتة ( صحيحة ) بحد أعظمي يساوي ٢١٥ نانو ثانية بعد أن تكون إشارة A0 — A15 صحيحة .



الشكل ٧ — ٩ — اصطلاحات مخططات التوقيت

ستكون إشارة A0 — A15 صحيحة لفترة تقدر على الأقل بـ  $3 \times 250$  نانو ثانية —  $70 = 680$  نانو ثانية .

وبعد أن تصبح A0 — A15 ثابتة فإن الطرف الصاعد الثالث لإشارة CLK سيجعل إشارة A0 — A15 تصبح غير صحيحة . وهذا يمكن أن يستغرق فترة تصل إلى 50 نانو ثانية كحد أعظمي .

إن الطرف الصاعد لإشارة CLK بعد أن أصبحت إشارة A0 — A15 غير صحيحة تجعل إشارة START تنخفض . إن المنطقة المظللة هي طريقة أخرى لإظهار أن الإشارة يمكن أن تنخفض في أي وقت حتى 15 نانو ثانية بعد الطرف الصاعد لإشارة CLK . وبعد أن تكون إشارة START قد انخفضت فإن إشارة D0 — D7 ستصبح غير صحيحة بعد فترة تصل حتى 30 نانو ثانية .

إن الإنكسار في مخطط التوقيت المبين بالإشارة (٧) يدل على أن الإشارات ستبقى بنفس الحالة لفترة غير محدودة ( باستثناء الإشارة CLK التي تعتبر إشارة مستمرة ) . وهذا يسمح بتفجرات نادرة الحدوث من النشاط على الإشارات المراد تبيانها على صفحة واحدة من الورق بدلاً من استخدام 7 أو 8 صفحات معظمها بدون نشاط أو فاعلية على خطوط الإشارة .

إن مخطط التوقيت المبين في الشكل 7 — 9 مخصص لعملية قراءة الذاكرة . وسيتم تقديم مزيداً من التفاصيل عن هذا النوع من العمليات في الفصل التاسع .

## ٧ — ٦ — الخاتمة

يعتبر هذا الفصل مهماً للغاية بالنسبة لمصمم الدارات الرقمية وذلك بسبب أهمية التوقيت في عملية تصميم الجهاز بعد قراءة هذا الفصل ستكون لدى القارئ معرفة عن أنواع المشاكل التي يحدثها التوقيت . وعندما يأخذ المصمم هذه المشاكل بعين الاعتبار فإن عمليات التصميم تصبح سهلة التحقيق والإثبات . نتذكر أن معظم التصميم لا تعتبر ذا قيمة بدون مخططات التوقيت .

## الفصل ٨

### علم الحساب يستخدم الدارات التكاملية

#### ٨ - ١ - مقدمة

إن أي كتاب يبحث في الإلكترونيات الرقمية لن يكون كاملاً بدون وصف لبعض الدارات الحسابية المستخدمة في أجهزة الكمبيوتر .

تلعب الدارات الحسابية دوراً هاماً في الكثير من التصميمات وبشكل خاص في تصميم وحدة المعالجة المصغرة . إن وحدات المعالجة المصغرة ، كما هي مبنية في الفصل التاسع ، لها تعليمات تستخدم فيها الدارات الحسابية . من هذه التعليمات :

جمع ADD رقمين مع بعض

طرح رقم من آخر

ضرب رقمين مع بعض

تقسيم رقم على آخر

توجد بعض الدارات التكاملية المتوفرة التي تقوم أيضاً بعمليات حساب تتعلق بعلم المثلثات ، واللوغاريتمات ، إلخ . وهذه الدارات التكاملية سيتم بحثها فيما بعد . وتتضمن الفقرة ٨ - ٢ توضيحاً لعملية الحساب الثنائي من أجل القراء الذين لا يعرفون شيئاً عنه .

## ٨ - ٢ - علم الحساب الثنائي

### ٨ - ٢ - ١ - الجمع الثنائي

هذه العملية هي من العمليات البسيطة جداً . وتوجد أربع قواعد أساسية :

1.  $0+0=0$ .
2.  $0+1=1$ .
3.  $1+0=1$ .
4.  $1+1=10$ .

وعدا عن هذه القواعد الأساسية الأربع فإن قواعد الجمع الثنائي تبقى هي نفسها كذلك الخاصة بالجمع العشري . ومنه تكون عملية جمع عددين مكونين من أربعة خانات مع بعضها بسيطة :

$$\begin{array}{r} 1010 \\ + 0111 \\ \hline 10001 \end{array} \quad \begin{array}{r} 10 \\ + 7 \\ \hline 17 \end{array}$$

ونجد المكافئ العشري لعملية الحساب مبيناً إلى يمين الأرقام الثنائية . وستكون العملية قد تمت على النحو التالي :

1.  $0+1=1$  بدون حمل
2.  $1+1=0$  بحمل ١
3.  $0+1+$  حمل  $1=0$  بحمل ١
4.  $1+0+$  حمل  $1=0$  بحمل ١

تمرين

اجمع  $10111010$  و  $01100111$  معاً وتحقق من الجواب بالتحويل إلى النظام العشري .

### ٨ - ٢ - الطرح الثنائي

هذا الطرح مماثل للطرح العشري ، وفق القواعد التالية :

1.  $0 - 0 = 0$ .
2.  $0 - 1 = 1$  (١) مع استعارة
3.  $1 - 0 = 1$ .
4.  $1 - 1 = 0$ .

$$\begin{array}{r} \text{ومنه} \quad 1011 \\ - 0101 \\ \hline 0110 \end{array}$$

وقد تم ذلك بواسطة :

1.  $1 - 1 = 0$ .
2.  $1 - 0 = 1$ .
3.  $0 - 1 = 1$  (١) مع استعارة
4.  $1 - 0 = 1$  استعارة

تمرين

اطرح  $10111010$  من  $11010011$  وتحقق من الجواب بالتحويل إلى النظام العشري .

٨ - ٢ - ٣ — عملية الضرب الثاني

تتميز هذه العملية بالقواعد التالية :

1.  $0 \times 0 = 0$
2.  $0 \times 1 = 0$
3.  $1 \times 0 = 0$
4.  $1 \times 1 = 1$

$$\begin{array}{r} \text{ومنه} \quad 1101 \\ \times 1011 \\ \hline 1101 \\ 1101 \\ 0000 \\ 1101 \\ \hline 10001111 \end{array}$$

لقد تمت عملية الضرب على النحو التالي :

١ - هل أقل رقم من المضروب فيه = الصفر ؟

- كلا ، إذن أضف المضروب إلى مسجل .
- ٢ — هل الرقم التالي للمضروب فيه = الصفر ؟
- كلا ، إذن انقل رقم المسجل ١ وأضف المضروب إليه .
- ٣ — هل الرقم التالي للمضروب فيه = الصفر ؟
- نعم ، إذن انقل رقم المسجل ١ ولا تضيف المضروب .
- ٤ — هل الرقم الأخير من المضروب فيه = الصفر ؟
- كلا ، إذن أنقل رقم المسجل ١ وأضف المضروب إليه .

### تمرين

- اضرب 11001110 في 101101 وتحقق من الجواب بالتحويل إلى النظام العشري .

### ٨ — ٢ — ٤ — عملية التقسيم الثنائي

- هذه العملية تتم مثل التقسيم العشري ، بالطرح المتكرر ( التقسيم الطويل ) ومن ثم :

$$\begin{array}{r}
 111 \\
 110 \overline{) 101101} \\
 \underline{110} \phantom{00} \\
 1010 \phantom{00} \\
 \underline{110} \phantom{00} \\
 1001 \phantom{00} \\
 \underline{110} \phantom{00} \\
 011
 \end{array}$$

- والباقي ١١ 111 = 101101 ÷ 110 ولذلك فإن
- وفي النظام العشري ٤٥ ÷ ٦ = ٧ ويبقى معنا ٣ .

### ٨ — ٣ — الجامعات التامة

- تعتمد هذه على القواعد البسيطة لعملية الجمع الثنائي .
- لنفترض أنك أردت أن تجمع عددين ثنائيين مكون كل منهما من رقم واحد .



ستكون النتيجة مجموعاً مكوناً من رقم بخانة واحدة مع حمل رقم واحد ويتم الدلالة على الرقم المحمول بالحرف C وعلى المجموع بـ  $\Sigma$  (حرف يوناني كبير S يعرف باسم سيغما Sigma). الجدول ٨ - ١ يمثل جدول صحة للجامع الذي نعنيه حيث A, B تمثلان المداخل.

A	B	$\Sigma$	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

الجدول ٨ - ٢ - جدول الصحة للجامع النصفى برقم عشري واحد  
كما يتضح لنا من جدول الصحة  $C = A.B$  و  $\Sigma = A \oplus B$ . ومن ثم فإن هذا الجامع يمكن إنتاجه باستخدام بوابتين فقط. وهذا يعرف بالجامع النصفى. يعتبر الجامع النصفى ذا فعالية جيدة جداً لجمع الأعداد الأحادية الأرقام. وإذا أردت أن تجمع عددين ذات أرقام متعددة فإنه يلزم مدخل حمل. ولإيضاح هذه النقطة يجب أن نتصور جمع رقمين ثنائيين معاً.

$$\begin{array}{r} 1101 \\ + 1011 \\ \hline 11000 \end{array}$$

يمكن تقسيم عملية الجمع هذه إلى أربعة عمليات متماثلة :

- ١ - جمع ١ + ١ بدون حمل يعطي مجموعاً مقداره صفر وحمل ١.
- ٢ - جمع صفر + ١ مع حمل ١ يعطي مجموعاً مقداره صفر وحمل ١.
- ٣ - جمع ١ + صفر مع حمل ١ يعطي مجموعاً مقداره صفر وحمل ١.
- ٤ - جمع ١ + ١ مع حمل ١ يعطي مجموعاً مقداره ١ وحمل ١.


يعرف الجامع الذي له هذه الخاصية بالجامع التام. يوضح الجدول ٨ - ٢ جدول صحة للجامع التام. ونترك للقارئ تمريناً لإيجاد دارة للجامع التام برقم واحد.

CIN	A	B	$\Sigma$	COUT
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


الجدول ٨ - ٢ - جدول الحقيقة للجامع التام لرقم واحد

لإصدار جامع ثنائي لأربعة أرقام ، فإن كل ما يلزم هو تجميع أربعة جامعات تامة بشكل منظم بحيث أن تنفيذ إحدها بدخل ضمن أدراج الآخر . يوضح الشكل ٨ - ١ رمزاً حراً للجامع التام . ويوضح الشكل ٨ - ٢ جامعاً لأربعة أرقام باستخدام أربعة جامعات تامة مع رمز الدارة للجامع تام ثنائي لأربعة أرقام 7484 .

الجامع التام ليس كاملاً — حيث توجد إعاقة لإنتشار بين المداخل والمخارج . ومن ثم فإن الطريقة التي يتم بها تنفيذ عملية النقل في الجامع لأربعة أرقام يمكن أن تتسبب بحدوث مشكلة في الجامعات الأكبر ، طالما أن إعاقة الإنتشار بعملية الجمع ستكون ( إعاقة الإنتشار للجامع رقم واحد )  $\times$  ( عدد الأرقام في الجامع ) . يتم التغلب على المشكلة باستخدام مولد نقل أمامي .



الشكل ٨ - ١ - رمز دارة الجامع التام



لتوضيح الكيفية التي يعمل بها مولد نقل أمامي فإننا سوف ننظر إلى جامع أربعة

أرقام :

$$C_0 = P_0.Q_0 \quad (C_1 = 0)$$

$$C_1 = P_1.Q_1 + P_1.C_0 + Q_1.C_0 \quad \text{أن } C_1 = 1 \text{ في حال أن أي مدخلين } 1$$

$$= P_1.Q_1 + (P_1 + Q_1)C_0$$

$$= P_1.Q_1 + (P_1 + Q_1)P_0.Q_0$$

$$C_2 = P_2.Q_2 + (P_2 + Q_2)C_1$$


$$= P_2.Q_2 + (P_2 + Q_2)(P_1.Q_1 + (P_1 + Q_1)P_0.Q_0)$$

$$C_3 = P_3.Q_3 + (P_3 + Q_3)C_2$$


$$= P_3.Q_3 + (P_3 + Q_3)(P_2.Q_2 + (P_2 + Q_2)(P_1.Q_1 + (P_1 + Q_1)P_0.Q_0))$$

الخ

قد تبدو هذه المعادلات معقدة إلا أنها توضح بأن كل مصطلح نقل يمكن توليده مباشرة عن طريق المداخل P و Q الأساسية بدون الحاجة إلى توليد مصطلحات نقل وسيطة . ومن ثم فإن الإنتشار ليس بحاجة إلى أن يكون محدوداً بنوع النقل المتموج . إن الجهاز الذي يستوعب المداخل P و Q وينتج النقلات أو الأحمال يعرف باسم مولد النقل الأمامي .



يتم صنع مولد أمامي بثلاثة أرقام بنوع TTL ( ٧٤١٨٢ ) ويوضح الشكل ٨ - ٣ رمز دارته . لاحظ كيف أن المداخل مقلوبة وأنه يوجد مخرجان إضافيان P ( Propagate Carry ) و G (Generote Carry) تستخدم هذه الإشارات مع الوحدة المنطقية الحسابية ( التي سيتم وصفها فيما بعد ) ليتم تجميع عدة مولدات 74182 بشكل تعاقبي مع بعض .



الشكل ٨ - ٣ - رمز الدارة لمولد نقل أمامي 74182

يمكن أن تتم عملية الطرح بجامع بدلاً من بناء طارح . وهذه هي الطريقة المستخدمة عادة . ومن ثم يمكن استخدام دائرة واحدة للجمع والطرح . لاستخدام جامع كطارح ، فإنه يجب اتباع الخطوات التالية :

في عملية الطرح  $X - Y$  :

١ - يتم عكس  $Y$  ، أي تغيير كل 1 إلى 0 والعكس بالعكس . وهذا يعرف باسم إكمال الـ  $Y$  بالواحد .

٢ - تتم إضافة 1 إلى إكمال الـ  $Y$  بالواحد . وهذا يعرف باسم إكمال بالاثنتين .

٣ - تتم إضافة إكمال الـ  $Y$  بالاثنتين إلى  $X$  .

٤ - يتم طرح الرقم الأكثر دلالة أو معنى ، وبذلك تبقى النتيجة .

توجد حالات خاصة . إلا أن هذه الحالات الآتية هي المراحل الأساسية الأربع . النظرية الكامنة وراء هذه العملية بسيطة إلا أنها ليست لها صلة بموضوع هذا الكتاب . توجد كتب أخرى عديدة تتناول الأساليب الرقمية تحتوي على هذه النظرية .

## ٨ - ٤ - الوحدات المنطقية الحسابية (ALU)

إن هذه الوسائل ، كما يتضح من التسمية تقوم بالمهام الحسابية والمنطقية . توجد وحدة منطقية حسابية تنتج بنوع TTL - ال 74181 . وهذه تشتمل على ١٦ مهمة حسابية و ١٦ مهمة منطقية . وهذه نجدها مبينة في الجدول ٨ - ٣ . وباستخدام ١٦ وحدة منطقية حسابية 74S181 وخمس وحدات 74S182 يصبح بالإمكان إنجاز عملية جمع لـ ٦٤ رقماً خلال ٢٨ نانو ثانية. إن الـ ٦٤ رقماً تعطي حداً أعظماً يبلغ ١,٨ × ١٠<sup>١٩</sup> مع ١٩ رقماً للدقة . وإن تنفيذ هذه المهمة خلال ٢٨ نانو ثانية يعتبر إنجازاً عظيماً .


M	Arithmetic Function		Logic Function
	Cf=0	Cf=1	
0	A+1	A	
1	(A+B)+1	A+B	
2	(A+B̄)+1	A+B̄	
3	0	-1 (2s complement)	
4	A+A+B̄+1	A+A+B̄	
5	A+B̄+(A+B)+1	A+B̄+(A+B)	
6	A-B	A-B-1	
7	A+B̄	A+B̄-1	
8	A+A+B+1	A+A+B	
9	A+B+1	A+B	
10	A+B̄+(A+B̄)+1	A+B̄+(A+B̄)	
11	A+B̄	A+B̄-1	
12	A+A+1	A+A	
13	(A+B)+A+1	(A+B)+A	
14	(A+B̄)+A+1	(A+B̄)+A	
15	A	A-1	
16			Ā
17			A+B̄
18			A+B̄
19			0
20			A+B̄
21			B̄
22			A ⊕ B
23			A+B̄
24			A+B̄
25			A ⊕ B̄
26			B
27			AB
28			1

29	$A + \bar{B}$
30	$A + B$
31	$A$

### الجدول ٨ - ٣ - المهام الحسائية والمنطقية للوحدة 74181

إن الـ  $25 (P = Q)$  تعني بأن الدالة المطابقة لـ  $M = 25$  سوف تشغل المقارنة بين  $P$  و  $Q$ . إن الدالة المطابقة لـ  $M = 25$  هي  $P \oplus Q$  التي ستعادل ١ إذا كانت  $P=Q$ .

إن الـ  $(0...15)$  أمام  $CP, CG, CI$  و  $CO$  تعني بأن هذه الإشارات يتم تشغيلها فقط عندما تقع  $M$  في المجال  $\therefore ١٥ -$  ضمناً.



### الشكل ٨ - ٤ - رمز دائرة الوحدة 74181

تحتوي وحدات المعالجة المصغرة عادة على وحدات منطقية حسائية أقوى من الوحدة 74181، إلا أن المبدأ هو نفسه.

### ٨ - ٥ - وحدات المعالجة الحسائية (APU)

تصمم هذه الوسائل للتوسط بين جهاز معتمد على وحدة معالجة مصغرة. ستكون وحدة المعالجة المصغرة قادرة على القراءة من وحدة المعالجة الحسائية والكتابة

عليها عن طريق موصل المعلومات الخاص بها . تشمل وحدة المعالجة الحسائية عادة على الوظائف التالية :

عمليات جمع وطرح وضرب وقسمة لعدد صحيح مكون من ١٦ — ٣٢ رقماً .

عمليات جمع وطرح وضرب وقسمة للفاصلة العائمة .

الدالات المثلثية .

اللوغاريتمات والقوى الجبرية .

تستخدم وحدة المعالجة الحسائية عادة لتسريع ( زيادة سرعة ) جهاز وحدة معالجة مصغرة الذي يستخدم الدالات الرياضية ( مثل معظم البرامج العلمية المكتوبة لأجهزة الكمبيوتر ) .

تقوم شركة انتل (Intel) بإنتاج وحدة معالجة حسائية تسمى بـ 8087 وهذه يمكن وصلها بوحدة المعالجة المصغرة 8086/8088 . يمكن اعتباره وحدة المعالجة الحسائية 8087 كامتداد لوحدة المعالجة المصغرة 8086/8088 . وتضيف ٦٨ معلومة إلى مجموعة معلومات الـ 8086/8088 بالإضافة إلى ثمانية مسجلات لـ ٨٠ رقماً على مجموعة المسجلات . تقوم وحدة المعالجة الحسائية 8087 بزيادة سرعة المعالجة الرقمية بعامل ١٠٠ . لقد تم تصميم وحدة المعالجة 8087 بشكل خاص من أجل وحدة المعالجة المصغرة 8086/8088 . وعلى أية حال توجد وحدات معالجة حسائية متعددة الأغراض يمكن لأي جهاز وحدة معالجة مصغرة أن يستخدمها . وهذه لا تزيد من سرعة عمل الجهاز بمقدار يساوي المقدار الذي تؤمنه وحدة المعالجة 8087 ، إلا أن الفرق في الإنجاز نلاحظه بسهولة . تقوم شركة انتل بإنتاج وحدتي معالجة حسائية متعددتي الأغراض ، هما الـ 8231 و 8232 . توجد شركات أخرى عديدة مصنعة لوحدات المعالجة المصغرة تقوم بإنتاج وحدات المعالجة الحسائية .

## ٨ — ٦ — الخاتمة

نأمل بأن يكون هذا الفصل قد قدم للقارئ فكرة ما عن كيفية عمل الأجهزة

الحسابية مع استخداماتها . وكان من الممكن البحث في أجهزة عديدة  
كتاب المعلومات TTL الذي يحتوي على العديد من الدارات التكاملية  
إيضاحات عن استخداماتها ، ولكن النسخة المختارة يجب أن تكون كـ  
القارئ مهتماً بهذا المجال فإنه تتوفر عدة كتب معلومات مع الدار  
الموجودة فيها .



## الفصل ٩

### وحدات المعالجة المصغرة

#### ٩ - ١ - ما هي وحدة المعالجة المصغرة ؟

إن وحدة المعالجة المصغرة ( $\mu P$ ) تعتبر قلب ما يسمى بالحاسوب المصغر والميكروكمبيوتر ( مثل الـ Apple™ والـ BBC micro والـ IBM pc ، إلخ ) . وهي عبارة عن رقاقة LSI أو VLSI ( وفي بعض الأحيان تكون مكونة من عدة رقائق ) تسمح داراتها المنطقية بإنجاز بعض المهام المعينة المرتبطة بأجهزة الكمبيوتر وهذه المهام نجدها محددة بمجموعة من التعليمات المرتبطة بالميكروكمبيوتر .

التعليمات النموذجية هي :

تحميل الجمع برقم ( يمكن اعتبار الجمع أيضاً كمسجل نقل ) .

إضافة ٥ إلى محتويات الجمع .

تخزين محتويات الجمع .

إن العمل الأساسي لوحدة المعالجة المصغرة يكمن في قراءة المعلومات من جهاز الذاكرة والتفاعل مع تلك المعلومات وكتابة المعلومات بنقلها إلى جهاز الذاكرة ( في الموضوع المناسب ) .

تتكون وحدة المعالجة المصغرة عادة من وحدة حسابية منطقية (ALU) ووحدة تحكم منطقية (CLU) . تقوم الوحدة المنطقية الحسابية بمعالجة كافة العمليات الرياضية ( مثل الجمع ، والضرب ، إلخ ) وأما وحدة التحكم المنطقية فإنها تعالج

تحويلات المعلومات بين الذاكرة الخارجية والمسجلات الداخلية ، وبين المسجلات الداخلية ، إلخ .

تعرف وحدة المعالجة المصغرة باسم وحدة المعالجة المركزية (CPU) في الكمبيوتر المصغر ( المايكروكمبيوتر ) .

## ٩ - ٢ - المخطط المبسط لوحدة المعالجة المصغرة

يوضح الشكل ٩ - ١ - مخططاً مبسطاً لوحدة المعالجة المصغرة .

وإن أول شيء يجب ملاحظته حول الشكل ٩ - ١ هي الطريقة التي توضح الإتصال المتبادل بين المجموعات التي تتكون منها الوحدة . وهذه الطريقة تعبر عن الشكل القياسي المبين للاتصالات المتبادلة بين المجموعات المكونة . وفي الواقع ليس هناك أي أهمية لكيفية رسم المخطط المبسط ، طالما أن هذا المخطط يتضمن المعلومات الصحيحة .

الآن سيتم شرح المجموعات بشكل مفصل :

### المجموعة المنطقية للساعة

تشتمل هذه المجموعة على ساعة خارجية بموجة مربعة ( تتراوح عادة من ١ ميغا هرتز إلى ١٢ ميغا هرتز ) ، وتصدر كافة نبضات الساعة اللازمة في وحدة المعالجة المصغرة .

مجموعة الوحدة المنطقية الحسابية (ALU) : وهذه تم وصفها سابقاً .

### مجموعة مسجلات المجمع

وهذه عبارة عن مسجلات النقل PIPO وتستخدم كمسجلات احتواء للعمليات الحسابية والمنطقية والإدخال/الإخراج وقتاً يتراوح طولها من ٤ - ٣٢ رقماً وقد تحتوي وحدة المعالجة المصغرة على ١٦ مسجلاً أو أكثر .

## عداد البرامج (PC)

هذا البرنامج مزود بوسيلة تحميل متوازية . يحتوي عداد البرامج على عنوان ( في الذاكرة ) المعلومة التالية التي يراد تحميلها في مسجل المعلومات بعد الإنتهاء من المعلومة الحالية .

## مسجل المعلومات

يقوم مسجل المعلومات بتخزين رموز مصطلحات المعلومات ( الحملة من الذاكرة ) الخاصة بالمعلومة التالية التي يراد تنفيذها .


## عداد المعطيات أو البيانات

إن عداد البيانات هو عبارة عن مسجل يحتوي عنوان ( في الذاكرة ) البيانات المراد الوصول إليها بواسطة معلومة معينة .


**مؤشر التخزين المؤقت :** هذا عبارة عن مسجل يستوعب عنوان القسم العلوي من منطقة التخزين المؤقت في الذاكرة . وهذه المنطقة تستخدم للتخزين المؤقت للبيانات والعناوين . يوجد نوعان من عمليات التخزين المؤقت : وهما الكتابة على القسم العلوي من منطقة التخزين المؤقت (Push) والقراءة من القسم العلوي لمنطقة التخزين المؤقت (POP) . منطقة التخزين المؤقت (Stack) تشبه لمنطقة (LIFO) Last in First out Buffer .

## المجموعة المنطقية الخاصة بالمقاطعة أو الإيقاف

قد تقتضي الضرورة من حين لآخر أن يقوم جهاز خارجي بقطع وإيقاف ما تقوم به وحدة المعالجة المصغرة من عمل وجعلها تؤدي وظيفة أخرى . وبعد أن يتم أداء هذه الوظيفة فإن وحدة المعالجة المصغرة يمكن أن تتابع عملها من حيث تم إيقافها . إن المجموعة المنطقية الخاصة بالمقاطعة تؤدي هذه المهمة بدفع عدد البرامج (PC) ومسجلات الجمع إلى منطقة التخزين المؤقت . وعند نهاية عملية القطع فإنه



الشكل ٩ - ١ - يوضح مخططاً مبسطاً لوحدة المعالجة المصغرة ( المايكروكمبيوتر )



يتم إرجاع عداد البرامج والمسجلات إلى ما كانا عليه .

### ذاكرة الدخول المباشر (DMA)

إن وحدات المعالجة المصغرة لا تستطيع أن تحول المجموعات الكبيرة من المعلومات بشكل سريع جداً . وإنما يتم هذا العمل بواسطة قسم خاص من الجهاز . وإن مثل هذه التحولات تكون في بعض الأحيان ضرورية . وللقيام بذلك تتوفر وسيلة تسمى بذاكرة الدخول المباشر (DMA) . عندما يتم استقبال طلب توصيل من قبل وحدة معالجة مصغرة فإنها سوف تجيب بعبارة "Bus Grant" والتي تخبر الجهاز الخارجي بأن وحدة المعالجة المصغرة قد أذنت لطلباته . وعند حدوث ذلك فإن ممرات المعلومات والتحكم والعناوين الخاصة بوحدة المعالجة المصغرة جميعها تتفرق ( أي أن وحدة المعالجة المصغرة تتلاشى من الدارة بشكل فعال بدون المساس بالممرات ) . وعندما يصبح طلب التوصيل معطلاً فإن وحدة المعالجة المصغرة تقوم أيضاً بتعطيل وسيلة الـ "Bus Grant" ومن ثم تستمر الوحدة في عملها من حيث توقفت .

### مخاطبة الذاكرة والمجموعة المنطقية البيئية

تقوم وحدة المعالجة المصغرة بالكتابة إلى الذاكرة وذلك بوضع عنوان موقع الذاكرة على ممر العناوين والمعلومات المراد كتابتها على ممر المعلومات . ثم تقوم بعد ذلك بتشغيل إشارة الذاكرة وإشارة الكتابة . وبالمثل تتم عملية قراءة بوضع عنوان موقع الذاكرة على ممر العناوين وتشغيل إشارة الذاكرة أو إشارة القراءة ومن ثم قراءة المعلومات عن طريق ممر المعلومات .

**ملاحظة :** لا يلزم لمواقع الذاكرة أن تكون RAM/ROM — إن المثبتة الثلاثية الوضعيات قد تكون لها مجموعة دارات كهربائية تعمل على فك رموزها كموقع للذاكرة . وهذا يعرف بتخطيط الذاكرة .

### المجموعة المنطقية البيئية لمنافذ أو مآخذ الدخل والخرج

يتم الوصول إلى منافذ الدخل والخرج بطريقة ماثلة للذاكرة . فهي تعمل كوسيلة

بينية بين جهاز المايكروكمبيوتر ( مثل وحدة المعالجة المصغرة ، والذاكرة RAM والذاكرة ROM ، إلخ ) . والعالم الخارجي . من الناحية المثالية بالنسبة لجهاز المايكروكمبيوتر سوف تكون الدارة التكاملية البينية للدخل والخرج متصلة بممرات العناوين والمعلومات والتحكم وستتم قراءتها وكتابتها باستخدام تعليمات الدخل/الخرج في مجموعة تعليمات وحدة المعالجة المصغرة .

تقوم وحدة المعالجة المصغرة بالقراءة والكتابة على مآخذ الدخل والخرج بالنسبة الطريقة الخاصة بالذاكرة .

باستثناء أن إشارة الدخل والخرج يتم تشغيلها بدلاً من إشارة الذاكرة .

## وحدة التحكم

لقد تم ترك هذه المجموعة للأخير لأنها تعتبر قلب وحدة المعالجة المصغرة ومن ثم فهي الأكثر تعقيداً .

وللتحكم بوحدة المعالجة المصغرة فإن هناك مجموعة تعليمات مكونة من ما يسمى بالتعليمات الكبيرة microinstructions . وتقوم هذه التعليمات بإخبار وحدة المعالجة المصغرة بأن تقوم بإنجاز وظائف مختلفة ، مثل جمع رقمين في مسجلين مختلفين . وإن الطريقة التي تدعنها وحدة المعالجة المصغرة لهذه التعليمات تتم على النحو التالي :

- ١ — تحريك محتويات المسجل A إلى ممر المعلومات .
- ٢ — تحريك محتويات ممر المعلومات إلى مسجل الجمع ١ الموجود في الوحدة المنطقية الحسابية .
- ٣ — تحريك محتويات المسجل B إلى ممر المعلومات .
- ٤ — تحريك محتويات ممر المعلومات إلى مسجل الجمع ٢ الموجود في الوحدة المنطقية الحسابية .
- ٥ — تشغيل وظيفة الجمع في الوحدة المنطقية الحسابية ( جمع المسجلين ١ و ٢ ،

وتخزين النتيجة في المسجل ٣ ) .

٦ — تحريك محتويات مسجل الجمع ٣ إلى ممر المعلومات .

٧ — تحريك محتويات ممر المعلومات إلى المسجل C .

تعرف هذه المراحل السبع باسم التعليمات المصغرة microinstructions . ولكل معلومة من التعليمات الكبيرة مجموعة من التعليمات المصغرة تتوافق معها . تقوم وحدة التحكم بتسلسل هذه التعليمات المصغرة وترتيبها بإخراج السياق المناسب لإشارات التحكم . وإن تسلسل أو سياق مجموعة مصطلحات الرموز الثنائية المطابقة لإشارات التحكم ، يعرف باسم البرنامج المصغر microprogram ، وهكذا فإن إحدى التعليمات الكبيرة تؤدي إلى تنفيذ كامل البرنامج المصغر .

تشتمل وحدات المعالجة المصغرة على برامج مصغرة ثابتة وبالتالي فإن لها مجموعة تعليمات محددة ثابتة . على أية حال توجد مجموعة من بلوكات البناء في وحدة المعالجة المركزية التي يمكنك بها أن تحدد برنامجك المصغر الخاصة بك .

تعرف بلوكات البناء هذه باسم المجموعة المنطقية لشريحة الخانات ونجدها موضحة في الفصل ١٣ .

### ٩ — ٣ — توقيت التعليمات

إن كافة العمليات في وحدة المعالجة المصغرة يتم التحكم بها بواسطة إشارة ساعية خارجية التي قد تكون عبارة عن مجرد بلورة أو ساعة متوافقة TTL . يتراوح تردد هذه الساعة من أقل من ١ ميغا هرتز إلى ما يزيد على ١٢ ميغا هرتز ( في ١٩٨٥ ) .

يشتمل تنفيذ تعليمات وحدة المعالجة المصغرة على :

١ — إحضار التعليمات .

٢ — تنفيذ التعليمات .


خلال مرحلة إحضار التعليمات تقوم وحدة المعالجة المصغرة بوضع محتويات عداد البرامج على ممر العناوين وتنفيذ دورة قراءة . وهذه تجرب المجموعة المنطقية الخارجية

بوضع محتويات المركز الموجه العنوان إليه على ممر المعلومات . بعد ذلك يتم تخزين محتويات وممر المعلومات في مسجل المعلومات .

وبعد أن تتم تعبئة مسجل التعليمات فإن وحدة التحكم تقوم بتنفيذ البرنامج المصغر المناسب . وهذه هي مرحلة تنفيذ التعليمات .

تستغرق مرحلة إحضار التعليمات عادة من ثلاث إلى أربع نبضات ساعية وأما مرحلة تنفيذ التعليمات فإنها تستغرق على الأقل فترة نبضة ساعة واحدة .

إن التوقيت الخاص بتعليمات قراءة الذاكرة ( مثلاً تحميل المجمع بالمعلومات من الذاكرة ) نجده مبيناً في الشكل ٩ - ٢ .



الشكل ٩ - ٢ - التوقيت الخاص بقراءة الذاكرة

## ٩ - ٤ - مجموعات التعليمات

تحتوي جميع وحدات المعالجة المصغرة على نوعية واحدة من التعليمات . ونجد فيما يلي أنواع هذه التعليمات وهي تعرف بمجموعتها تعليمات .

قد تنقسم مجموعة التعليمات إلى تسع مجالات واسعة . وهي :

تعليمات الدخول/والخروج

تعليمات مرجع الذاكرة

تعليمات فورية

تعليمات فرعية

تعليمات التسجيل



تعليمات التخزين المؤقت .

تعليمات الإيقاف أو القطع

تعليمات الحالة الراهنة

تعليمات التوقيف

## ٩ - ٤ - ١ - تعليمات الدخول/والخروج

تتضمن هذه التعليمات عادة إرسال أو استقبال بايت (byte) من المعلومات إلى أو من مأخذ دخول/خرج .

## ٩ - ٤ - ٢ - مرجع الذاكرة

إن أبسط مرجع للذاكرة هو المخاطبة المباشرة :

تحميل المجمع بالبيانات عند موقع الذاكرة .

تخزين محتويات المجمع في موقع الذاكرة .

وهناك نوع آخر من المرجع للذاكرة وهو المخاطبة المضمنة :

تحميل المجمع بالبيانات عند موقع الذاكرة المخاطبة بواسطة مسجل .

تخزين محتويات المجمع في موقع الذاكرة المخاطبة بواسطة مسجل .

( إن المخاطبة المضمنة تشتمل في الغالب على خصائص أو توماتيكية تتعلق بالزيادة

والنقصان — حيث يتم جمع ١ أو طرح ١ إلى أو من المسجل قبل أو بعد تحويل الذاكرة ) .

يوجد نوع ثالث من المرجع للذاكرة وهو مرجع الذاكرة الثانوي :

إضافة معطيات عند موقع الذاكرة إلى المجمع .

طرح معطيات عند موقع الذاكرة من المجمع .

وبيانات عند موقع الذاكرة مع المجمع .

ومقارنة البيانات أو المعطيات عند موقع الذاكرة مع المجمع ، إلخ .

## ٩ - ٤ - ٣ - التعليمات الفورية

تقوم هذه التعليمات بتنفيذ العمليات على المجمع :

إضافة ٥ إلى المجمع

والمجمع بـ 47H

وعكس محتويات المجمع

ومقارنة محتويات المجمع مع 7CH ( لاحظ الفرق بين هذه التعليمات والتعليمات الواردة في الفقرة ٩ - ٤ - ٢ ) إلخ .

## ٩ - ٤ - ٤ - التعليمات الفرعية

هذه تعمل على عداد البرامج :

القفز إلى عنوان الذاكرة ( تحميل عداد البرامج بالعنوان ) .

القفز بالنسبة للبيانات ( إضافة بيانات فورية إلى عداد البرامج ) .

القفز إلى البرنامج الفرعي ( وضع عداد البرامج في منطقة التخزين المؤقت ومن

ثم تحميل عداد البرامج بالعنوان ) .

الرجوع من البرنامج الفرعي ( دفع منطقة التخزين المؤقت إلى عداد البرامج ) إلخ .

## ٩ - ٤ - ٥ - تعليمات التسجيل

وهذه تتعلق عملها بالمجمعات :

تحريك محتويات المجمع A إلى المجمع B

إضافة محتويات المجمع A إلى المجمع B

طرح محتويات المجمع A من المجمع B

تدوير محتويات المجمع A ، إلخ

## ٩ - ٤ - ٦ - تعليمات خاصة بالتخزين المؤقت

وهذه تتعلق عملها بالتخزين المؤقت :

دفع المسجل إلى منطقة التخزين المؤقت .  
إرجاع المسجل عن منطقة التخزين المؤقت  
تحميل مؤشر التخزين المؤقت بالبيانات ( أي إخبار وحدة المعالجة المصغرة عن  
مكان وجود منطقة التخزين المؤقت في الذاكرة ) ، إلخ .

#### ٩ - ٤ - ٧ - تعليمات القطع والإيقاف

وهذه تتعلق بالإنقطاعات أو التوقيات :

تنفيذ التوقيات

وقف تنفيذ التوقيات

الرجوع عن حالة الإيقاف

#### ٩ - ٤ - ٨ - تعليمات الوضع الحالي

تقوم هذه التعليمات بضبط أو إعادة ضبط خانات الحالات الأربع في المسجل  
( Zero و Overflow Sing, Carry, ) .

ضبط راية الإشارة .

إعادة ضبط راية الصفر ، إلخ .

#### ٩ - ٤ - ٩ - التوقف

عندما يتم تنفيذ هذه التعليمات فإن وحدة المعالجة المصغرة تتوقف ولا يمكن  
إعادة تشغيلها إلا بواسطة وسيلة ال Interrupt أو إعادة الضبط Reset .

لكل معلومة من التعليمات مجموعة مكونة من ٨ أو ١٦ خانة ( وحتى ٣٢  
خانة بالنسبة لوحدة معالجة مصغرة لـ ١٦ خانة ) وهذه تحدد بشكل متميز المهمة  
التي تقوم بها . تعرف مجموعات الأرقام هذه باسم Machine Code . على أية حال  
إن كتابة البرنامج بالنظام الست عشري صعب جداً ولذلك فقد تم تطوير لغة برمجة  
لكل وحدة معالجة مصغرة للمساعدة في الفهم . وتعرف هذه اللغات باسم لغات

التجميع (Assembly) وهي تتكون من مجموعة من الرموز التي تتطابق بشكل مباشر مع مجموعة المصطلحات machine code .

## ٩ - ٥ - وحدة المعالجة المصغرة لـ ٨ خانات

إن وحدات المعالجة المصغرة لـ ٨ خانات الأكثر إستخداماً هي تلك المبنية في الجدول ٩ - ١ . وإن كافة وحدات المعالجة المصغرة ذات الـ ٨ خانات تحتوي على ممر معلومات بـ ٨ خانات وممر عناوين بـ ١٦ خانة ( والتي تسمح بمخاطبة ٦٤ كيلو بايت ) .

الشركة الصانعة	التسمية
Motorola	6800
Motorola	6809
Mostek	6502
Intel	8085
Zilog	Z80

## الجدول ٩ - ١ - وحدات المعالجة المصغرة لثمانية خانات الأكثر استخداماً

إن جميع وحدات المعالجة المصغرة هذه مختلفة التركيب نوعاً ما . يتضمن الجدول ٩ - ٢ مقارنة بين الخصائص المختلفة التي تتميز بها كل وحدة من وحدات المعالجة المصغرة .

الخاصة	6800	6809	6502	8085	Z80
عدد طرق المخاطبة	٧	١٠	٦	٧	٩
التوقيفات الخفية	١	١	١	٣	١
التوقيفات غير الخفية	١	١	١	١	١
المسجلات الداخلية	٦	٩	٦	١٠	٢٢
التردد الأعظمي	٢ ميغاهرتز	٢ ميغاهرتز	٣ ميغاهرتز	٥ ميغاهرتز	٨ ميغاهرتز
مأخذ الدخل/والخرج المسلسل	معدوم	معدوم	معدوم	موجود	معدوم
إشارة تجديد الـ RAM الديناميكية	معدوم	معدوم	معدوم	معدوم	موجود

## الجدول ٩ - ٢ - مقارنة بين وحدات المعالجة المصغرة لثمانية خانات

## شرح الجدول ٩ - ٢ :

- عدد طرق المخاطبة : مثلاً مباشرة ، متضمنة ، إلخ .
- التوقف الخفي : وهو التوقف الذي يمكن وقف تنفيذه بواسطة وحدة المعالجة المصغرة .
- التوقف غير الخفي : وهو التوقف الذي لا يمكن وقف تنفيذه بواسطة وحدة المعالجة المصغرة .
- المسجلات الداخلية : كافة المجمعات ، ومؤشرات مناطق التخزين المؤقت .
- التردد الأعظمي : مقدار سرعة عمل وحدة المعالجة المصغرة .
- مأخذ الدخل/الخروج المسلسل : يمكن لوحدة المعالجة 8085 أن تستقبل أو ترسل معلومات متسلسلة .
- إشارة التجديد لذاكرة RAM الديناميكية : وحدة المعالجة Z80 يمكنها أن تجدد نشاط الذاكرات RAM الديناميكية .

<i>Name</i>	<i>Maximum clock frequency</i>	<i>Approximate 1985 cost</i>
MC6800	1 MHz	£3.50
MC68A00	1.5 MHz	£4.00
MC68B00	2 MHz	£4.50
MC6809	1 MHz	£7.50
MC68A09	1.5 MHz	£14.00
MC68B09	2 MHz	£17.00
6502	1 MHz	£5.00
6502A	2 MHz	£7.00
6502B	3 MHz	£9.00
8085A	3 MHz	£2.00
8085A-2	5 MHz	£5.00
Z80 CPU	2.5 MHz	£3.00
Z80A CPU	4 MHz	£5.00
Z80B CPU	6 MHz	£9.00
Z80H CPU	8 MHz	Not available


الجدول ٩ - ٣ - يوضح الدارات التكاملية المختلفة مع أسعارها التقريبية لعام

١٩٨٥

إن معظم التصميمات الجديدة مع وحدات المعالجة المصغرة لثمانية خانات تتم مع الأنواع Z80 . وهذه يعود سببها إلى سهولة استخدامها ورخص ثمنها وتوفرها . القسم الثاني مخصص لخصائص الطراز Z80 .

## ٩ - ٦ - وحدة المعالجة المركزية Z80

إن وحدة المعالجة المركزية Z80 نجدها محتواة ضمن دائرة تكاملية ذات ٤٠ رجلاً ، والتي نرى شكلها مبيناً في الشكل ٩ - ٣ .



## الشكل ٩ - ٣ - رمز دائرة وحدة المعالجة Z80 مع مخططها

إن رمز الدارة لا يستخدم مجموعة رموز التبعية لأن الرمز الكامل سوف يكون معقداً بدون ضرورة بالنسبة للقارئ . الأرجل تتميز بالمهام التالية .

- A0 — A15** ( مخرج ثلاثي الحالات ) وهو وسيلة توصيل لعنوان ١٦ خانة قادرة على مخاطبة ٦٥٥٣٦ موضعاً متميزاً .
- DO — D7** ( مخرج/مدخل ثلاثي الحالات ) وهو وسيلة توصيل معلومات ٨ خانات لتحويل المعلومات .
- $\overline{RFSH}$**  ( مخرج ) . عند الانخفاض فإن  $\overline{RFSH}$  تدل على أن الخانات السبعة الدنيا لممر العناوين تحتوي على عنوان تجديد لذاكرات RAM الديناميكية ( انظر الفصل العاشر ) .
- $\overline{RD}$**  ( مخرج ثلاثي الحالات ) . عند الانخفاض فإنه  $\overline{RD}$  تدل على أن وحدة المعالجة المركزي تريد أن تقرأ المعلومات من الذاكرة أو وسيلة خرج/دخل .
- $\overline{WR}$**  ( مخرج ثلاثي الحالات ) . عند الانخفاض فإن  $\overline{WR}$  تدل على أن وممر المعلومات يجب أن يتم تخزين المعلومات التي عليها في الذاكرة أو وسيلة مدخل/مخرج .
- $\overline{MREQ}$**  ( مخرج ثلاثي الحالات ) . عند الانخفاض فإن  $\overline{MREQ}$  تدل على أن ممر العناوين تحتوي على عنوان صحيح فيها .
- $\overline{IORQ}$**  ( مخرج ثلاثي الحالات ) . عند الانخفاض فإن  $\overline{IORQ}$  تدل على أن النصف السفلي من ممر العناوين لها عنوان مخرج/مدخل صحيح فيها . يتم تولد  $\overline{IORQ}$  أيضاً مع  $\overline{MI}$  عند حصول حالة توقف .
- $\overline{MI}$**  ( مخرج ) . عندما تكون  $\overline{MI}$  منخفضة فإن وسيلة إحضار المعلومات تكون بحالة تشغيل . تحدث  $\overline{MI}$  أيضاً مع  $\overline{IORQ}$  خلال دورة حصول توقف .
- CLK** ( مدخل ) . مدخل للساعة .
- $\overline{RESET}$**  ( مدخل ، منخفض فعال ) . عند الانخفاض فإن وسيلة  $\overline{RESET}$  ستؤدي المهام التالية :
- ١ — ضبط عداد البرامج على 0000 .

٢ — وقت تنفيذ التوقيفات

٣ — ضبط زوج التسجيل 1R على 0000 .

٤ — ضبط طريقة الإيقاف على الصفر (0) .

**NMI** ( مدخل ، الطرف السالب مطلق ) . عندما تتغير **NMI** من ١ إلى صفر فإن وحدة المعالجة المركزية سوف تحفظ عداد البرامج على منطقة التخزين المؤقت وتقفز إلى الموقع 0066H في الذاكرة مباشرة بعد معالجة التعليمات الحالية . إن **NMI** خاصية الأسبقية على **INT** .

**INT** ( مدخل ، منخفض ، فعال ) . عندما تكون **INT** منخفضة وتكون **BUSRQ** مرتفعة ولا تكون راية الإيقاف ممنوعة من التنفيذ فإن وحدة المعالجة المركزية سوف تتقبل الإيقاف فوراً بعد معالجة التعليمات الحالية . يمكن لوحدة المعالجة المركزية أن تستجيب لـ **INT** بثلاث طرق — تبين فيما بعد .

**WAIT** ( مدخل ، منخفض فعال ) . إذا كانت **WAIT** منخفضة خلال T2 ( سيتم شرحها فيما بعد ) ، فإن وحدة المعالجة المركزية سوف تدخل حالات الانتظار في عملية المعالجة . إن حالة الانتظار تجمد معالجة وحدة المعالجة المركزية بشكل فعال . تستخدم إشارة **WAIT** لمزامنة الذاكرة ووسائل المدخل/المخرج . والتي تعمل عند أية سرعة ، على وحدة المعالجة المركزية .

**BUSRQ** ( مدخل ، منخفض فعال ) . عندما تنخفض إشارة **BUSRQ** فإن وحدة المعالجة المركزية سوف تصبح بوضعية ثلاثية الحالات ( إن كافة المداخل والمخارج الثلاثية الحالات على وحدة المعالجة المركزية سوف تحتفي بشكل فعال من الدارة ) عند نهاية دورة آلية وحدة المعالجة المركزية الحالية .

**HALT** ( مخرج ، منخفض فعال ) . عند الانخفاض ، فإن وحدة المعالجة



المركزية تكون قد نفذت تعليمات توقف وسوف لن تستجيب لأية إشارة باستثناء الإيقاف . وأثناء الإيقاف فإن وحدة المعالجة المركزية سوف تنفذ NOP لكي تتم إمكانية تجديد الذاكرة .

**BUSAK** ( مخرج ، منخفض فعال ) . عند الإنخفاض فإن وحدة المعالجة المركزية تصبح بوضعية ثلاثية الحالات . سوف ترتفع هذه الإشارة بعد أن ترتفع الـ **BUSRQ** .

لاحظ بأن رمز الدارة لا يستخدم رموز التبعية . وهذا يعود سببه إلى تعقيد الرمز الكامل بدون ضرورة على القارئ .

## ٩ - ٦ - ١ - توقيت وحدة المعالجة المركزية Z80

تشتمل وحدة المعالجة المركزية Z80 على ستة أنواع مختلفة من العمليات وهي :

- إحضار المعلومات
- قراءة/كتابة على الذاكرة
- قراءة/كتابة على المدخل/المخرج
- طلب توقف/حصوله
- طلب توقف غير مخفي/حصوله
- طلب وسيلة توصيل/حصوله

تستغرق هذه العمليات بين ثلاث إلى ست دورات ساعية ( تعرف باسم حالات T بهذا السياق ) في حال عدم إدخال حالات انتظار . توضح الأشكال من ٩ - ٤ إلى ٩ - ٩ مخططات التوقيت لهذه العمليات . يقدم الشكل ٩ - ٤ خصائص الـ a.c. للأنواع المختلفة من وحدة المعالجة المركزية Z80 . والسبب في تضمين المجموعة الكاملة من مخططات التوقيت وخصائص الـ a.c. هو أهمية فهم القارئ بشكل دقيق لكيفية عمل وحدة المعالجة المركزية Z80 وبالإضافة إلى ذلك فإن معظم مخططات توقيت وحدة المعالجة المركزية Z80 ( كما هو بالنسبة لمعظم وحدات المعالجة المصغرة ) . تكون صعبة التناول بلمحة عاجلة بينما نجد أن المخططات


الثالية سهلة وبسيطة التتبع والفهم . وإن إحداث أنواع مماثلة من مخططات التوقيت لوحدات المعالجة المصغرة الأخرى لا يعتبر صعباً للغاية — وإنما تحتاج فقط لأن تكون المعلومات التي تقدمها صحيحة وتامة .

لاحظ كيف أن حالة الانتظار تحدث بين  $T_2$  و  $T_3$  . يتم اختيار خط مدخل الانتظار  $\overline{WAIT}$  بواسطة وحدة المعالجة المركزية  $Z80$  على الطرف النازل من  $T_2$  . فإذا كانت منخفضة فإن حالات الانتظار سيتم إدخالها إلى أن يرتفع ثانية . لاحظ أيضاً كيف أن فترات الإعداد والتثبيت يجب أن يتم الالتزام بها .

يوضح الشكل ٩ — ٤ توقيت عملية إحضار التعليمات . وهذا يعرف باسم دورة  $M1$  . تعتمد حالة  $\overline{RFSH}$  على هذه الدورة ( حيث يتم توفر عنوان التجديد خلال  $T_3$  و  $T_4$  ) . يتم تثبيت المعلومات بواسطة وحدة المعالجة المركزية على الطرف الصاعد من  $T_3$  . ويقوم الطرف الصاعد من  $T_3$  أيضاً بقطع الإشارات  $\overline{RD}$  و  $\overline{MREQ}$  . إن المعلومات في دورة قراءة الذاكرة يتم تثبيتها على الطرف النازل من  $T_3$  . وكما يتضح في الشكل ٩ — ٦ فإنه يتم إدخال حالة انتظار واحدة أوتوماتيكياً في دورة دخل/وخرج (I/O Cycle) . وهذا بالإضافة إلى أية حالات انتظار مطلوبة عن طريق الأجهزة الخارجية .


يتم اختبار عينة من  $\overline{INT}$  بواسطة وحدة المعالجة المركزية على الطرف الصاعد من آخر دورة  $T$  للتعليمات . يتم دائماً إدخال حالي إنتظار لحالة توقف ( قطع ) مهما تكن الطريقة المستخدمة . سيتم قبول  $\overline{INT}$  إذا كانت  $\overline{BUSRQ}$  مرتفعة ولم تكن حالة التوقف غير منفذة . الطرق الثلاث لـ  $\overline{INT}$  هي :

**Mode 0** يقوم جهاز القطع ( الإيقاف ) بوضع تعليمات على ممر المعلومات التي تتم قراءتها وتنفيذها بواسطة وحدة المعالجة المركزية . يمكن لجهاز القطع أن يزود وحدة المعالجة المركزية بأية تعليمات (مثلاً طلب ثلاثي البايت إلى برنامج معين) . مع العلم بأن تعليمات إعادة التشغيل




**Figure 9.4 Instruction fetch**


الشكل ٩ - : توقيت عملية إحصاء التعليمات وهذا يورف باسم دورة  $M_1$



الشكل ٩ - ذاكرة كتابة/قراءة



الشكل ٩ — ٢ فازيه يتم إدخال حالة انتظار واحدة أو توماتيكياً في دورة دخول/إخراج (U/Ocycle)



٥٢١

الشكل ٩ - ٧ - مخططات التوقيت لوحدات المعالجة الصغيرة


الأحادية البايٲ تعتبر شائعة أيضاً .

Mode 1 بهذه الطريقة ستقوم وحدة المعالجة المركزية أوتوماتيكياً بالقفز إلى الموضع 0038H .

Mode 2 سيقوم جهاز القطع بوضع بايت على ممر المعلومات التي ستم قراءته بواسطة وحدة المعالجة المركزية ( أقل رقم معنوي يجب أن يكون صفراً ) واستخدامه كالبايٲ المنخفض لقفزة ١٦ خانة يأتي البايٲ المرتفع من المسجل ١ ويجب أن يتم تخزينه هناك من قبل المبرمج .

إن نبضة على NMI تؤدي إلى وضع وسيلة تثبيت في وحدة المعالجة المركزية التي يتم اختبارها بواسطة وحدة المعالجة المركزية عند نهاية كل معلومة من التعليمات ( خلافاً لـ INT التي يتم اختبارها بشكل مباشر ) .


يتم اختبارها عينة من  $\overline{BUSRQ}$  بواسطة وحدة المعالجة المركزية على الطرف الصاعد من آخر حالة T لدورة آليّة . لاحظ كيف أن حالة  $\overline{RFSH}$  تصبح ثلاثية الحالات عند التعرف على  $\overline{BUSRQ}$  وبالتالي إذا بقيت  $\overline{BUSRQ}$  فعالة لفترة طويلة ( أكبر من ١ ميلي ثانية ) فإن الذاكرات RAM الديناميكية قد تصبح فاسدة .



\* M2 and M3 are stack write operations

الشكل ٩ - ٨ - طلب توقف غير مخفي/مقبول





الشكل ٩ - ٩ - طلب وسيلة توصيل/ قبوله

SIGNAL	SYMBOL	PARAMETER	Z80 CPU		Z80A CPU		Z80B CPU	
			Min (ns)	Max (ns)	Min (ns)	Max (ns)	Min (ns)	Max (ns)
CLK	$t_c$	Clock period	400	[12]	250	[12]	165	[12]
	$t_{w\phi HI}$	Clock pulse width, clock high	180	200us	110	200us	65	200us
	$t_{w\phi L}$	Clock pulse width, clock low	180	2000	110	2000	65	2000
A0-A15	$t_{r\phi}$	Clock rise and fall time	30			30	20	
	$t_{D(A/D)}$	Address output delay	145			110	90	
	$t_{f(A/D)}$	Delay to float	110			90	80	
D0-D7	$t_{acm}$	Address stable prior to $\overline{MREQ}$ (memory cycle)	[1]	[13]			[24]	
	$t_{au}$	Address stable prior to $\overline{IORQ}$ , RD or WR (I/O cycle)	[2]	[14]			[25]	
	$t_{ca}$	Address stable from RD, WR, $\overline{IORQ}$ or $\overline{MREQ}$	[3]	[15]			[26]	
	$t_{cat}$	Address stable from RD or WR during float	[4]	[16]			[27]	
	$t_{D(D)}$	Data output delay	230			150	130	
$\overline{MREQ}$	$t_{f(W)}$	Delay to float during write cycle	90			90	80	
	$t_{s\phi(D)}$	Data setup time to rising edge of clock during M1	50	35			30	
	$t_{s\phi(D)}$	Data setup time to rising edge of clock during M2-M5	60	50			40	
	$t_{acm}$	Data stable prior to WR (Memory cycle)	[5]	[17]			[28]	
	$t_{ac}$	Data stable prior to $\overline{WR}$ (I/O cycle)	[6]	[18]			[29]	
	$t_{cdf}$	Data stable from WR	[7]	[19]			[30]	
	$t_{ih}$	Input hold time	0	0			0	
$\overline{MREQ}$	$t_{D\phi(MR)}$	$\overline{MREQ}$ delay from falling edge of clock, $\overline{MREQ}$ low	20	100	20	85	20	70
	$t_{DHI(MR)}$	$\overline{MREQ}$ delay from rising edge of clock, $\overline{MREQ}$ high		100		85		70
	$t_{D\phi(MR)}$	$\overline{MREQ}$ delay from falling edge of clock, $\overline{MREQ}$ high		100		85		70
	$t_{w(MR)}$	Pulse width, $\overline{MREQ}$ low	[8]		[20]		[20]	
$\overline{MREQ}$	$t_{w(MR)}$	Pulse width, $\overline{MREQ}$ high	[9]		[21]		[21]	

<b><math>\overline{\text{TORQ}}</math></b>	$t_{DL*}(RI)$ $t_{H1}(\overline{RI})$ $t_{H1}(RI)$ $t_{H1}(RI)$ $t_{H1}(RI)$	$\overline{\text{TORQ}}$ delay from rising edge of clock, $\overline{\text{TORQ}}$ low $\overline{\text{TORQ}}$ delay from falling edge of clock, $\overline{\text{TORQ}}$ low $\overline{\text{TORQ}}$ delay from rising edge of clock, $\overline{\text{TORQ}}$ high $\overline{\text{TORQ}}$ delay from falling edge of clock, $\overline{\text{TORQ}}$ high	90 110 100 110	75 85 85 85	65 70 70 70
<b><math>\overline{\text{RD}}</math></b>	$t_{DL*}(RD)$ $t_{H1}(\overline{RD})$ $t_{H1}(RD)$ $t_{H1}(RD)$	$\overline{\text{RD}}$ delay from rising edge of clock, $\overline{\text{RD}}$ low $\overline{\text{RD}}$ delay from falling edge of clock, $\overline{\text{RD}}$ low $\overline{\text{RD}}$ delay from rising edge of clock, $\overline{\text{RD}}$ high $\overline{\text{RD}}$ delay from falling edge of clock, $\overline{\text{RD}}$ high	15 100 130 110	15 85 95 85	15 70 80 70
<b><math>\overline{\text{WR}}</math></b>	$t_{DL*}(WR)$ $t_{H1}(\overline{WR})$ $t_{H1}(WR)$ $t_{H1}(WR)$ $t_{H1}(WR)$	$\overline{\text{WR}}$ delay from rising edge of clock, $\overline{\text{WR}}$ low $\overline{\text{WR}}$ delay from falling edge of clock, $\overline{\text{WR}}$ low $\overline{\text{WR}}$ delay from rising edge of clock, $\overline{\text{WR}}$ high $\overline{\text{WR}}$ delay from falling edge of clock, $\overline{\text{WR}}$ high	80 90 100	65 80 80	60 70 70
<b><math>\overline{\text{M1}}</math></b>	$t_{DL}(\overline{\text{M1}})$ $t_{H1}(\overline{\text{M1}})$	$\overline{\text{M1}}$ delay from rising edge of clock, $\overline{\text{M1}}$ low $\overline{\text{M1}}$ delay from rising edge of clock, $\overline{\text{M1}}$ high	[10] 130 130	[22] 100 100	[22] 80 80
<b><math>\overline{\text{RFSH}}</math></b>	$t_{DL}(\overline{\text{RFSH}})$ $t_{DH}(\overline{\text{RFSH}})$	$\overline{\text{RFSH}}$ delay from rising edge of clock, $\overline{\text{RFSH}}$ low $\overline{\text{RFSH}}$ delay from rising edge of clock, $\overline{\text{RFSH}}$ high	180 150	130 120	110 100
<b><math>\overline{\text{WAIT}}</math></b>	$t_{SWT}$	$\overline{\text{WAIT}}$ setup time to falling edge of clock	70	70	60
<b><math>\overline{\text{HALT}}</math></b>	$t_{HNT}$	$\overline{\text{HALT}}$ delay time from falling edge of clock	300	300	260
<b><math>\overline{\text{INT}}</math></b>	$t_{S111}$	$\overline{\text{INT}}$ setup time to rising edge of clock	80	80	70
<b><math>\overline{\text{NMI}}</math></b>	$t_{W1NNT1}$	Pulse width, $\overline{\text{NMI}}$ low	80	80	70
<b><math>\overline{\text{BURSQ}}</math></b>	$t_{SRD}$	$\overline{\text{BURSQ}}$ setup time to rising edge of clock	80	50	50
<b><math>\overline{\text{BUSAK}}</math></b>	$t_{DL}(\overline{\text{BA}})$ $t_{H1}(\overline{\text{BA}})$	$\overline{\text{BUSAK}}$ delay from rising edge of clock, $\overline{\text{BUSAK}}$ low $\overline{\text{BUSAK}}$ delay from falling edge of clock, $\overline{\text{BUSAK}}$ high	120 110	100 100	90 90
<b><math>\overline{\text{RESET}}</math></b>	$t_{SR5}$ $t_{FC1}$ $t_{MR}$	$\overline{\text{RESET}}$ setup time to rising edge of clock Delay to/from float ( $\overline{\text{MREQ}}$ , $\overline{\text{TORQ}}$ , $\overline{\text{RD}}$ and $\overline{\text{WR}}$ ) $\overline{\text{M1}}$ stable prior to $\overline{\text{TORQ}}$ (Interrupt Acknowledge)	90 100 [11]	60 80 [23]	60 80 [31]

[ 1] $t_{acm}=t_{w(\phi H)}+t_r-75$	[ 12] $t_c=t_{w(\phi H)}+t_{w(\phi C)}+t_r+t_r$	[ 22] $t_{w(WR)}=t_c-30$
[ 2] $t_{aci}=t_c-80$	[ 13] $t_{acm}=t_{w(\phi H)}+t_r-65$	[ 23] $t_{mr}=2t_c+t_{w(\phi H)}+t_r-65$
[ 3] $t_{ca}=t_{w(\phi L)}+t_r-40$	[ 14] $t_{aci}=t_c-70$	[ 24] $t_{acm}=t_{w(\phi H)}+t_r-50$
[ 4] $t_{caf}=t_{w(\phi L)}+t_r-60$	[ 15] $t_{ca}=t_{w(\phi L)}+t_r-50$	[ 25] $t_{aci}=t_c-55$
[ 5] $t_{dcm}=t_c-210$	[ 16] $t_{caf}=t_{w(\phi L)}+t_r-45$	[ 26] $t_{ca}=t_{w(\phi L)}+t_r-50$
[ 6] $t_{dci}=t_{w(\phi L)}+t_r-210$	[ 17] $t_{dcm}=t_c-170$	[ 27] $t_{caf}=t_{w(\phi L)}+t_r-45$
[ 7] $t_{cdf}=t_{w(\phi L)}+t_r-80$	[ 18] $t_{dci}=t_{w(\phi L)}+t_r-170$	[ 28] $t_{dcm}=t_c-140$
[ 8] $t_{w(MRL)}=t_c-40$	[ 19] $t_{cdf}=t_{w(\phi L)}+t_r-70$	[ 29] $t_{dci}=t_{w(\phi L)}+t_r-140$
[ 9] $t_{w(MRM)}=t_{w(\phi H)}+t_r-30$	[ 20] $t_{w(MRL)}=t_c-30$	[ 30] $t_{cdf}=t_{w(\phi L)}+t_r-55$
[ 10] $t_{w(WR)}=t_c-40$	[ 21] $t_{w(MRR)}=t_{w(\phi H)}+t_r-20$	[ 31] $t_{mr}=2t_c+t_{w(\phi H)}+t_r-50$
[ 11] $t_{mr}=2t_c+t_{w(\phi H)}+t_r-80$		

## ٩ - ٦ - ٢ - مجموعة تعليمات وحدة المعالجة Z80

يمكن لوحدة المعالجة Z80 أن تنفذ ١٥٨ نوعاً من التعليمات المختلفة . ولاستعراض المجال الكامل فإن ذلك سيستغرق وقتاً طويلاً - ولهذا ننصح القارئ بشراء كتاب يبحث في برمجة لغة التجميع لوحدة المعالجة Z80 .

## ٩ - ٧ - وحدات المعالجة المصغرة لـ ١٦ خانة

إن وحدات المعالجة المصغرة لـ ١٦ خانة تعتبر أكثر قوة من وحدات المعالجة لثمانية خانات . وفي هذا القسم سوف أقوم فقط بمقارنة وحدات المعالجة المصغرة الثلاث لـ ١٦ خانة الأكثر شيوعاً . وللإطلاع على تفاصيل أخرى توجد عدة كتب متوفرة تبحث في هذا الموضوع . يوضح الجدول ٩ - ٥ وحدات المعالجة المصغرة الثلاث الأكثر شيوعاً ويتضمن الجدول ٩ - ٦ مقارنة بينهما .

### الجهة الصانعة التسمية

68000	Motorola
8086	Intel
Z8000	Zilog

## الجدول ٩ - ٥ - وحدات المعالجة المصغرة الأكثر شيوعاً

إن المقارنة التي يتضمنها الجدول ٩ - ٦ مختصرة جداً . ولكن يجب أن تكون كافية لتقديم فكرة إلى القارئ عن كيفية عمل وحدات المعالجة المصغرة لـ ١٦ رقماً عشرياً .

الخاصة	68000	8086	Z8000
طرق المخاطبة	١٤	٢٤	٨
حجم المسجلات	٣٢ خانة	١٦ خانة	١٦ خانة
عدد المسجلات	١٧	١٤	١٦
التردد الساعي الأعظمي	١٢ ميغاهرتز	١٠ ميغاهرتز	٤ ميغاهرتز
عدد التقطعات	٧	٢	٢
مجال العنوان	16 Mbytes	1 Mbyte	8 Mbytes

الجدول ٩ - ٦ - مقارنة بين وحدات المعالجة المصغرة الأكثر شيوعاً ذات ال ١٦ رقماً عشرياً

#### ٩ - ٨ - اللغات العالية المستوى (HLL)

إن اللغة العالية المستوى (HLL) يمكن فهمها أكثر من لغة التجميع ومن ثم فإنها تعتبر أسهل كتابة . ويمكن للبرامج المكتوبة بلغة عالية المستوى أن تعمل على أية وحدة معالجة مصغرة شريطة وجود مترجمة وحدة المعالجة المصغرة الخاصة إن المترجمة التي تحول البرنامج إلى مجموعة مصطلحات رمزية آلية (machine code) يطلق عليها اسم المجمع ( المنسق ) . إن المترجمة التي تحول مجموعة الرموز سطرراً سطرراً وتقوم بتنفيذ كل سطر بعد أن تتم ترجمته تدعى بالمفسرة . إن البرامج المجموعة تسير بسرعة أكبر من البرامج المفسرة . المفسرات أسهل كتابة من المجمعات وبالتالي فهي أرخص ثمناً . من الأمثلة على اللغات العالية المستوى لغة الفورتران (FORTRAN) ، والبيزيك (BASIC) . والباسكال (PASCAL) وسي (C) و APL ، إلخ .

يوضح الشكل ٩ - ١٠ مثلاً عن برنامج لجمع رقمين مع بعضها باستخدام لغة البيزيك .

```

10 INPUT A
20 INPUT B
30 C=A+B
40 PRINT C

```

الشكل ٩ - ١٠ - برنامج لجمع رقمين معاً باستخدام لغة البيزيك

تستخدم لغة البيزيك أرقام السطور لأخبار المفسرة/المجمعة عن السطر التالي الذي ستم ترجمته .

توجد عدة كتب تبحث عن البرمجة باللغات العالية المستوى — وتعتبر مفيدة إذا تمت قراءتها .

## ٩ — ٩ — الخاتمة

بعد قراءة هذا الفصل فإنك يجب أن تتكون لديك معرفة جيدة عن كيفية عمل وحدات المعالجة المصغرة . ويجب أن تصبح بشكل خاص قادراً على التصميم باستخدام وحدة المعالجة المركزية Z80 . سيتضمن الفصلان القادمان الأجهزة المساعدة لوحدة المعالجة المصغرة مع الذاكرات حيث ستصبح قادراً بعد ذلك على تصميم جهاز مايكرو كومبيوتر ( حاسب مصغر ) خاص بك .

## الفصل ١٠

### الذاكرات

الذاكرة عبارة عن وسيلة يمكن بواسطتها تخزين المعلومات ومن ثم استرجاعها .  
توجد سبعة أنواع رئيسية من الذاكرات المتوفرة والتي نجدها مبينة فيما يلي :

الذاكرة RAM	وهي ذاكرة (الدخول الاختياري) للقراءة/والكتابة
الذاكرة ROM	وهي ذاكرة (الدخول الاختياري) للقراءة فقط
شريط الكاسيت	وهي ذاكرة (الدخول التتابعي) تخزين القراءة/والكتابة
القرص المرن	وهي ذاكرة (الدخول الاختياري) تخزين القراءة/والكتابة
القرص الصلب	وهي ذاكرة (الدخول الاختياري) تخزين القراءة/والكتابة .

الشريط المغناطيسي	وهي ذاكرة (الدخول التتابعي) تخزين القراءة/والكتابة
الذاكرة Bubble	وهي ذاكرة (الدخول الاختياري) تخزين القراءة/والكتابة

أما الذاكرة الأولى المسماة RAM فهي أسرع نوع من الذاكرات وهي تستخدم على نطاق واسع في أجهزة الحاسوب الآلية كذاكرة للبرامج . تفقد أجهزة الذاكرة RAM معلوماتها عندما يتم قطع التغذية عنها (Switch off) أو إيقافها عن العمل ومن ثم تأتي الحاجة إلى ذاكرات التخزين .

أما الذاكرة ROM فهي تستخدم في أجهزة الحاسوب الآلية لتخزين البرامج الدائمة ، مثل برنامج نظام التشغيل ووسائل معالجة الكلمات ، إلخ .

وبالنسبة لأشرطة الكاسيت فإنها تعتبر من أرخص الوسائل المستخدمة في تخزين المعلومات والتي تدور بسرعة ٣٠٠ بود (خانة في الثانية) وهذا يطابق تقريباً ٣٠ حرفاً في الثانية أو ١٢٠٠ بود (١٢٠ حرفاً في الثانية). أما مساوئ أشرطة الكاسيت فهي مزدوجة.

١ — الدخول إلى البرامج المخزونة يكون تعاقبياً (تتابعياً)، أي أنه إذا كان البرنامج المطلوب موجود في نهاية الشريط فإنك يجب أن تستعرض كل ما هو موجود في الشريط لتصل إليه.

٢ — معدل التحول أو الانتقال من الذاكرة RAM إلى الكاسيت يكون بطيئاً.

أما بالنسبة للأقراص المرنة فهي تستخدم بشكل واسع النطاق في أجهزة الحاسوب الصغيرة وتتميز بمعدل انتقال أسرع من أشرطة الكاسيت. وهي يمكن الثقة بها والاعتماد عليها أكثر أيضاً (فهي أقل عرضة لأخطاء الانتقال). على أية حال تتميز هذه على أشرطة الكاسيت بكون الدخول إلى البرامج المخزونة اختيارياً، أي أنه يمكن الوصول إلى أي جزء من القرص العريض بدون الحاجة إلى استعراض أو المرور بكافة المعلومات التي تسبقه.

أما الأقراص الصلبة فإنها تستخدم في أجهزة الحاسوب الآلية الضخمة وهي تتميز باستطاعة تخزين عالية ومعدل انتقال أسرع من الأقراص العريضة. وهذه الأقراص أغلى ثمناً بكثير أيضاً.

بالنسبة لذاكرة الشريط المغناطيسي والذاكرة المسماة Bubble فإنهما لا تستخدمان كثيراً في أجهزة الحاسوب الصغيرة وبالتالي لن يتم شرحهما في هذا الكتاب.

يتضمن الجدول ١٠ - ١ مقارنة بين الأنواع المختلفة من الذاكرات.



الذاكرة	التخزين المثالي	التكلفة	معدل الانتقال
RAM	حتى ٢٥٦ كيلو بيت لكل دائرة تكاملية (١٩٨٥)	حتى ٥٠ جنيهاً لكل دائرة تكاملية (المتوسط ٣ جنيه)	من ٢ مليون إلى ١٠ مليون Chars في الثانية
ROM	حتى ٥١٢ كيلو بيت لكل دائرة. تكاملية (١٩٨٥)	حتى ٥٠ جنيهاً لكل دائرة تكاملية (المتوسط ٣ جنيه)	من ٢ مليون إلى ١٠ مليون Chars في الثانية
شريط الكاسيت	٦٥٠ كيلو بايت لكل شريط مدته ٩٠ دقيقة	حوالي ٢٥ جنيهاً + ١ جنيه للشريط الواحد	٣٠ - ١٢٠ Chars /ثانية
القرص المرن	١٠٠ - ١٠٠٠ كيلو بايت للقرص الواحد	حوالي ٢٠٠ جنيه + ٣ جنيه للقرص الواحد	١٥٦٢٥ - ٦٢٥٠٠٠ Chars /ثانية
القرص الصلب	٥ - ١٤٠ ميغا بايت (١٩٨٥)	حوالي ٨٠٠ جنيهاً +	٦٢٥٠٠٠ Chars /ثانية

#### الجدول ١٠ - ١ - مقارنة بين الذاكرات

يجب الانتباه ، فيما يتعلق بالذاكرات إلى أن  $10^{24} = K$  و  $10^{24} = M$  .

ويجب الانتباه أيضاً إلى أنه عندما تزداد حجومات الذاكرات RAM/ROM فإن فترات الدخول تميل إلى الزيادة . ومن ثم فإن ذاكرة ROM صغيرة جداً يمكن أن تتميز بفترة دخول أسرع بكثير ذاكرة ROM كبيرة .

#### ١٠ - ١ - ذاكرة الدخول الاختياري (RAM)

توجد ثلاثة أنواع من الذاكرة RAM :

- ١ - الستاتيكية MOS RAM .
- ٢ - الديناميكية .
- ٣ - الثنائية القطب .

#### ١٠ - ١ - ١ - الذاكرة الستاتيكية MOS RAM (SRAM)

هذه عبارة عن جهاز MOS يتم الدخول إليه بمخاطبة الموقع الدقيق الذي يراد قراءته أو الكتابة عليه . توجد أنواع عديدة من الذاكرة RAM الستاتيكية :

$1K \times 1$

$1K \times 4$


$2K \times 8$

الخ .

أما الذاكرة  $1K \times 1$  RAM فهي تتميز بـ ١٠٢٤ عنواناً يحتوي كل منها على رقم معلومات ثنائي .

وأما الذاكرة  $2K \times 8$  RAM فهي تتميز بـ ٢٠٤٨ عنواناً يحتوي كل منها على ٨ خانات ثنائية للمعلومات ، والتي يتم الوصول إليها على التوازي .

يوضح الشكل ١٠ - ١ تمثيلاً للذاكرة  $1K \times 1$  RAM والذاكرة  $2K \times 8$  RAM.



(a)  $1K \times 1$  (2115)

(b)  $2K \times 8$  (HM6116)


الشكل ١٠ - ١ يمثل الذاكرة  $1K \times 1$  RAM والذاكرة  $2K \times 8$  RAM

إذا كانت  $\overline{CS}$  منخفضة فإن وسيلة التحكم 1 تكون فعالة ومن ثم يتم تشغيل المدخل  $\overline{WE}$  .


في حال تشغيل المدخل  $\overline{WE}$  وكان منخفضاً فإن وسيلة التحكم 2 تكون فعالة وسوف يتم تخزين المعلومات على خط DIN عند العنوان المشار إليها بواسطة موصل العناوين . وأثناء ذلك يصبح خط الـ DOUT ثلاثي الحالات ( كما يتضح من ∇ ) . إذا كان  $\overline{WE}$  مرتفعاً فإن EN يكون فعالاً . ومن ثم تصبح ∇ غير فعالة وسوف يقوم خط أو DOUT بعرض المعلومات المخزونة عند العنوان المشار إليه بموصل العناوين .

كما يلي :  
A0-A9 موصل عناوين أحادي الاتجاه (Input) .  
DIN مدخل معلومات ( أحادي الاتجاه ) .  
DOUT مخرج معلومات ( أحادي الاتجاه ) .  
 $\overline{WE}$  تنفيذ الكتابة (مدخل) .  
 $\overline{CS}$  اختبار الرقاقة .

يكون عمل الجهاز على النحو التالي :



— ١٤٩ —



— ١٤٨ —

الشكل ١٠ - ٢  
قاعدة ثلاث ذاكرات  
HM6116 RAM

من أجل التوقيت الدقيق ، يتم الرجوع إلى كتاب معلومات Intel أو أي كتاب معلومات يتضمن الـ 2115 فيه . وظائف الأرجل للذاكرة HM 6116 هي على النحو التالي :

- A0-A10 (مدخل ) موصل عناوين أحادي الإتجاه .
- D0-D7 ( مدخل/مخرج ) موصل معلومات ثنائي الإتجاه .
- WE تشغيل الكتابة .
- CE تشغيل الرقاقة .
- OE تشغيل المخرج .

عمل الذاكرة MH6116 مبين في الجدول ١٠ - ٢ .

CE	OE	WE	D0-D7
H	X	X	Z
L	X	L	DIN
L	L	H	DOUT
L	H	H	Z


الجدول ١٠ - ٢ — عمل الذاكرة HM 6116

### تفسير الرمز المنطقي الجديد

هذا مشابه جداً للذاكرة 2115 . أما الاختلاف الرئيسي فهي الطريقة التي توضح الموصل الثنائي الإتجاه . الحرف Z يعني ممانعة عالية ( ثلاثية الحالات ) — حتى أن الدارة التكاملية تكون منفصلة بشكل فعال عن الدارة . وهذا له فائدته إذا كانت لديك قواعد للذاكرات RAM ، جميعها على عناوين مختلفة ، حيث تستخدم نفس موصل المعلومات . يوضح الشكل ١٠ - ٢ مثلاً عن ذلك . وبلاستناد إلى خط الاختيار الذي يكون منخفضاً ، فإنه سيتم إختيار جهاز ذاكرة RAM واحدة .

إن تركيبه وسيلة التوصيل معروفة وشائعة . توجد طرق مختلفة لبيان التوصيلات

إلى موصل ( وسيلة توصيل ) . ويوضح الشكل ١٠ - ٣ - وسيلتين أو طريقتين معروفتين .



الشكل ١٠ - ٣ - طريقتان لتوضيح التوصيلات إلى ممر

ملاحظة : في كل مرة يتم فيها تفرع وسيلة توصيل ، فإنه يجب أن يتم وضع رقم الإشارات على كل فرع ، كما هو مبين في الشكل ١٠ - ٢ .

### ١٠ - ١ - ٢ - الذاكرة RAM الديناميكية (DRAM)

هذه عبارة عن جهاز MOS .

تعتبر الذاكرات RAM الديناميكية أسهل صنعاً من الذاكرات الستاتيكية . وهي أصغر أيضاً . وبسبب في ذلك كونها تستخدم دارات منطقية أكثر بساطة . أما مساوئها فتكمن في أن كل خلية عناوين تحتاج إلى تجديد على الأقل مرة في كل ٢ ميلي ثانية .

إن الذاكرة RAM الديناميكية تكون مرتبة على شكل مصفوفة ذات صفوف وأعمدة . وللتوفير بالنسبة للأرجل فإنه أرقام لعناوين الثنائية يتم توجيهها بطريقة الإرسال المضاعف ويتم تزويد (RAS) Row Address Strobe و (CAS) لتثبيت الأرقام الثنائية للعناوين . ومنه للوصول إلى خلية عناوين فإنه يتم أولاً وضع عنوان الصف على مداخل العناوين ويتم تخفيض الـ RAS ومن ثم يتم وضع عنوان الأعمدة على


مداخل العناوين ويتم تخفيض CAS .

ولتجديد الذاكرة RAM بالكامل فإنه يجب أن يتم الوصول إلى كل عند للصفوف على الأقل في كل ٢ ميلي ثانية . يمكنك أن تصمم مجموعة الدارات - الذاكرة DRAM للقيام بتوقيت RAS و CAS ولإجراء عملية التجديد . ولكن العمل شاق ويحتاج للكثير من الدارات التكاملية . على أية حال توجد دارات تكا تقوم بكل هذا العمل . يطلق على هذه الدارات التكاملية اسم الضابطات M الديناميكية . يوضح الشكل ١٠ - ٤ ضابطة الذاكرة DRAM والذاكر 64 K x 1 DRAM .


لاحظ كيف أن رمز التبعية للذاكرة 4164 معقد للغاية . واستناداً إلى ذلك من السهل رسم الذاكرة 4164 كما في الشكل ١٠ - ٤ (ب) . بشكل ع وكلما أصبح تعقيد الدارة التكاملية أكبر كان رسم التبعية أكثر صعوبة وتعقيداً ( و فائدة ) . سوف لن نقدم رموز التبعية للذاكرة 8203 . وللأجهزة الأكثر تعقيداً ويمكن للقارئ أن يحدد رموزاً كثرين .

عندما يتم ربط الذاكرات DRAM بالضابطة DRAM فإنها تبدو تقريباً ه الذاكرات SRAM للجهاز . على أية حال ، تلزم مجموعة دارات تجديد منفصا يوضح الشكل ١٠ - ٥ مجموعة 64Kx8DRAM نموذجية . تتم ملاحظة المقاوم المضائلة الموصولة على التسلسل ( المذكورة في الفصل ٥ - القطع المشابهة وهذه المقاومات تستخدم لمنع السعة المشتركة للذاكرات DRAM من إبه الإشارات إلى حد كبير . يتم دائماً استخدام المقاومات المضائلة الموصولة على التسلسل بهذا الشكل عند التعامل مع مجموعات ذاكرات MOS .


لاحظ أيضاً كيف هي الذاكرات DRAM الثانية مبينة . وبما أن لها إشار تحكم مشتركة فإنه من السهل ربطها مع بعضها بمجموعة تحكم مشتركة بدلاً إبقائها منفصلة عن بعضها .



(a) 4164 symbol in dependency notation



(b) 4164 64K X 1 DRAM




(c) 8203 64K DRAM controller

الشكل ١٠ - ٤ — ضابطة الذاكرة 8203 DRAM والذاكرة 4164 DRAM





تابع -



الشكل ١٠ - ٥  
المجموعة 64K x 8 DRAM

٤ - EPROM .

٥ - EEPROM (EEROM) .


٦ - المجموعة المنطقية المبرجة (PLA) .

١٠ - ٢ - ١ - الذاكرة ROM ( ذاكرة اقرأ فقط )

هذه الوسائل تتم برمجتها عند صنعها . ولا توجد أية طريقة لتغيير محتوياتها .

١٠ - ٢ - ٢ - الذاكرة PROM ( أي ذاكرة اقرأ فقط المبرجة )

هذه الوسائل يمكن برمجتها باستخدام المبرج PROM . وعندما تتم برمجتها فإنه




CPU DATA BUS

لا يمكن تغيير محتوياتها بأية وسيلة .

١٠ - ٢ - ٣ - الذاكرات PROM الشائبة القطب

هذه الذاكرات هي ذاكرات TTL PROM والتي تتميز جميعها بزمز دخول سريع جداً ( يتراوح من ٥٠ إلى ٧٠ نانو ثانية مقابل ٢٠٠ نانو ثانية فأكثر للذاكرات العادية PROMS ) . من الأمثلة على الذاكرة PROM الثنائية القطب الذاكرة 74288 التي نرى رمز دارتها موضحاً في الشكل ١٠ — ٧ . إن الذاكرة 74S288 هي ذاكرة PROM تتسع لـ ٢٥٦ رقماً ثنائياً مرتبة على أساس ٣٢ × ٨ أي ٣٢ موضعاً

يبلغ عرض كل منها ٨ أرقام ثنائية . تلزم خمسة أرقام ثنائية للعناوين من أجل ٣٢ موضعاً (  $32 = 2^5$  ) يبلغ زمن الدخول للذاكرة 74S288 ٧٠ نانو ثانية .




الشكل ١٠ - ٧ - رمز الدارة للذاكرة 74S288

١٠ - ٢ - ٤ - الذاكرة EPROM (ذاكرة اقرأ فقط المبرمجة القابلة للمسح)

يمكن برمجة هذه الوسائل باستخدام المبرمج PROM . ويمكن مسحها بالأشعة فوق البنفسجية . ولذلك يجب عدم ترك هذه الوسائل عرضة لأشعة الشمس المباشرة ( التي تحتوي على أشعة فوق بنفسجية ) . يمكن إعادة برمجة هذه الوسائل حتى ١٠٠٠ مرة . من الأمثلة على الذاكرة EPROM الذاكرة 2764 التي نرى رمز دارتها مبيناً في الشكل ١٠ - ٨ . الذاكرة 2764 هي عبارة عن ذاكرة EPROM تتسع لـ ٦٤ كيلو بيت مرتبة على شكل 8K x 8 أي ٨١٩٢ موضعاً يبلغ عرض كل منها ٨ أرقام ثنائية يلزم ١٣ مدخل للعناوين من أجل مواضع 8K (  $8192 = 2^{13}$  ) . إن زمن الدخول للذاكرة 2764 يمكن أن يكون ٢٥٠ نانو ثانية أو ٤٥٠ نانو ثانية . بحسب شكل الذاكرة 2764 .

١٠ - ٢ - ٥ - الذاكرة EEPROM ( ذاكرة PROM قابلة للمسح كهربائياً ) أو EAROM ( ذاكرة ROM قابلة للتغيير كهربائياً )

بعد أن تتم برمجة هذه الوسائل فإنه يمكن تغييرها بإعادة برمجتها . إنه ليس من الضروري أن يتم استخدام أشعة فوق البنفسجية كما هو الحال بالنسبة للذاكرات . EPROM



الشكل ١٠ - ٨ - رمز الدارة للذاكرة 2764

#### ١٠ - ٢ - ٦ - الوسيلة PLA

إن الوسيلة PAL هي عبارة عن جهاز يسمح للمداخل بالتأثير على المخرج عن طريق مجموعة منطقية محدودة . تنقسم الوسائل PLA عادة إلى خمس مراحل :

- ١ - خطوط المدخل ( التي تشمل عادة على التغذية المرتدة من خطوط المخرج ) .
- ٢ - مصفوفة AND .
- ٣ - مصفوفة OR .
- ٤ - عنصر التخزين ( ليس موجوداً دائماً ) .
- ٥ - خطوط المخرج .

إن أي خط مدخل ( أو خط مخرج في حال كون التغذية المرتدة مسموحة ) يمكن إضافته إلى أي خط مدخل آخر في مصفوفة AND . وهذا يتم بدفع الفيويزات المناسبة في جهاز ال PAL . إن مصفوفة AND سوف تسمح لعدد معين من المصطلحات ( مجموعات مختلفة من خطوط المدخل ) تتراوح عادة من ١٦ إلى ٦٤ . يمكن أن يحتوي كل من هذه المصطلحات على أي عدد من خطوط المداخل ( مع


معاكساتها ) . بعد ذلك يتم ترميز مصطلحات الـ AND هذه بشكل مماثل ، إلى المصفوفة OR . إن المصفوفة OR إما أن تكون ثابتة أو قابلة للبرمجة . فإذا كانت ثابتة ، فإن خطوط AND معينة يتم إدخالها أوتوماتيكياً في المصفوفة OR مع بعضها لإنتاج المخرج . وإذا كانت المصفوفة OR قابلة للبرمجة فإن المصطلحات OR يمكن أن تحتوي على أي عدد من مصطلحات AND .

تحتوي بعض الوسائل PLA على عناصر تخزين ( نطاقات من النوع D ) مباشرة بعد المصطلحات OR . وهذه الوسائل PLA المسجلة يمكن أن تكون ذات فائدة كبيرة .


تتضمن الأشكال من ١٠ - ٩ إلى ١٠ - ١١ ثلاثة أمثلة عن الوسائل PLA . يوضح الشكل ١٠ - ٩ مجموعة OR ثابتة مع ستة مدخل منتظمة ومخرج واحد . وكما يتضح فإنه يوجد فقط مدخلان للجهاز PLA . توجد أربعة مصطلحات AND متضمنة يمكن أن يحتوي كل منها على أية مجموعة من المدخل 1 والمدخل ٢ أو المخرج أو معكوساتها . بعد ذلك يتم ضم مصطلحات الـ AND هذه الأربعة في مصفوفة OR مع بعضها ثم تغذى عكسياً في الوسيلة PLA بالإضافة إلى الانتقال إلى المخرج . في الأساس كل خط شاقولي يكون موصولاً مع كل خط من خطوط المصطلحات AND عن طريق فيوز . ولفصل خط شاقولي واحد عن خط مصطلح AND فإن كل ما يلزم هو أن يتم دفع الفيوز المناسب .

يوضح الشكل ١٠ - ١٠ وسيلة  $2 \times 10 \times 3$  . يشير الرقم ٣ إلى عدد المداخل ، ويشير الرقم ١٠ إلى عدد مصطلحات AND وأما العدد ٢ فهو يشير إلى عدد مصطلحات OR ( ومن ثم المخرج ) . إن أيّاً من الخطوط المتصلة أو المتقاطعة يمكن ربطها مع بعضها بعدم دفع الفيوزات المناسبة المستخدمة .


لاحظ كيف أن كلا المخرجين يمكن أن يكون لهما فيوزات مدفوعة لجعلها عالية الفعالية أو منخفضة الفعالية . يوضح الشكل ١٠ - ١١ وسيلة OR PLA ثابتة مسجلة ذات ستة مداخل ومخرج واحد . وهذا مماثل للشكل ٩ - ١٠ باستثناء



الشكل ٩ - ١٠ - وسيلة OR PLA ثابتة بستة مداخل ومخرج واحد



الشكل ١٠ - ١٠ - وسيلة 3 x 10 x 2 PLA




الشكل ١٠ - ١١ - وسيلة OR PLA ثابتة مسجلة بمخرج واحد وستة مدخل

أن مخرج المرحلة OR ينتقل إلى النطاق D الذي يضبط بساعة من الخارج .  
إن الوسائل PLA مقيدة لتحل محل SSITTL في التطبيقات حيث أن عدد الرقاقت ( عدد الدارات التكاملية على لوحة دائرة مطبوعة ) تحتاج إلى أن تبقى بحدها الأدنى . وهذه الوسائل مقيدة أيضاً لتشيط الناس ودفعهم عن نسخ أو تقليد تصميمك .

تعرف الوسائل PLA بالـ PALs أو FPLAs ( المجموعات المنطقية القابلة لبرمجة المجال ) .

يتضمن كتاب المعلومات حول أجزاء المايكروكمبيوتر الثنائية القطب إنتاج شركة تكساس انستروفتس تفاصيل حول بعض وسائل PLAs بالإضافة إلى الذاكرات ROMs و RAMs الثنائية القطب .




في اللوحة ( ٩ ) نرى جهاز إدارة قرص عريض قياس 5 1/4" مع قرص

## ١٠ - ٣ - الأقراص المرنة

في اللوحة ٩ نرى جهاز إدارة قرص عريض قياس ٥ 1/4" مع قرص . يتركب القرص في جهاز الإدارة حيث تكون العروة على الجانب الأيسر متجهة للأعلى . وهذه العروة هي وسيلة حماية من الكتابة . فعند تغطية القرص فإنه لا يمكن الكتابة عليه .

يوجد نوعان رئيسيان من الأقراص العريضة قياس 1/٢ ٥ بوصة و ٨ بوصة . هناك نوع آخر قياس ( ٣ - 1/٢ ٣ بوصة ) تم اختراعه حالياً .

توجد عدة دارات تكاملية بينية خاصة بالأقراص المرنة والتي تعتبر سهلة الاستخدام . من إحداها أو Intel 8272 ( وتكافئها NEC  $\mu$ PD765A ) . يوضح الشكل ١٠ - ١٢ الدارة 8272 .



الشكل ١٠ - ١٢ - ضابطة القرص المرن 8272 (FDC)



نجد وظيفة كل رجل من الأرجل مييناً فيما يلي :

- A0** ( مدخل ) يختار مسجل المعلومات ( $A0 = 1$ ) أو مسجل الحالة ( $A0 = 0$ ) .
- DB0-DB7** ( مدخل/مخرج ) موصل معلومات ثنائي الإتجاه .
- IDX** ( مدخل ، عالي الفعالية ) **IDX** يكون عالياً عند بداية مسار القرص .
- WCK** ( مدخل ) **WCK** تمثل سلسلة نبضات  $500 \text{ KHz}$  @ بالنسبة لـ **FM** ( أقراص أحادية الكثافة ) و  $500 \text{ MHz}$  @ بالنسبة لـ **MFM** ( أقراص مزدوجة الكثافة ) . يبلغ عرض النبضة  $250$  نانو ثانية .
- RDD** ( مدخل ) للمعلومات من فاصل المعلومات .
- FLT/TRO** ( مدخل ، فعال مرتفع ) . وهذا يكون مرتفعاً في حالة الخطأ في طريقة القراءة/والكتابة ويكون مرتفعاً عندما يكون المسار  $0$  بوضعية البحث .
- WP/TS** ( مدخل ، فعال مرتفع ) . وهذا يكون مرتفعاً إذا كان القرص محمياً من الكتابة عليه في وضعية القراءة/والكتابة ويكون مرتفعاً عندما يتم الدخول إلى الطرف  $2$  بوضعية البحث .
- RDY** ( مدخل ، فعال مرتفع ) . وهذا يكون مرتفعاً عندما يكون **FDD** جاهزاً لإرسال أو إستقبال المعلومات .
- WE.** ( مخرج ، فعال مرتفع ) . عندما يكون مرتفعاً فإن هذا ينفذ معلومات الكتابة في **FDD** .
- HDL** ( مخرج ، فعال مرتفع ) . عندما يكون مرتفعاً فإن **FDD** ستخفض رأس القراءة/والكتابة على القرص .
- US1 - US0** ( مخرج ) . هذا الخطان يختاران أحد **FDD** الأربعة .
- WDA** ( مخرج ) . هذا يرسل معلومات متسلسلة ومعلومات ساعية إلى الـ **FDD** .

- PS1, PS0 ( مخرج ) . هذان الخطان يقدمان حالة ما قبل التعويض أثناء وضعية . MFM
- HD ( مخرج ) . يختار الرأس 0 عند 0 والرأس 1 عند 1 ( يوجد رأسان على FDD المزدوج الطرفين ) .
- FR/STP ( مخرج ، فعال مرتفع ) . عندما يكون مرتفعاً بوضعية القراءة/والكتابة ، فإن هذا يعيد ضبط نطاظ الخطأ في ال FDD . وعندما يكون مرتفعاً في وضعية البحث ، فإن هذا يمكن النبضات المتدرجة من تحريك الرأس إلى إسطوانة أخرى .
- LCT/DIR ( مخرج ، فعال مرتفع ) . عندما يكون مرتفعاً في وضعية القراءة/والكتابة فإن هذا يخفض تيار القراءة على المسالك الداخلية . وعندما يكون مرتفعاً في وضعية البحث فإن الإتجاه الذي سيتحرك الرأس نحوه سيكون نحو الداخل ( وعندما يكون منخفضاً فإن الإتجاه يكون نحو الخارج ) .
- RW/SEEK ( مخرج ) . عندما يكون مرتفعاً فإنه يتم إختيار وضعية البحث وعندما يكون منخفضاً فإنه يتم إختيار وضعية القراءة/والكتابة .
- RDW ( مدخل ) . تدخل المعلومات من فاصل المعلومات .
- VCO ( مخرج ) . يمنع VCO ( مذبذب مضبوط الفلظية ) في PLL عندما تكون القيمة 0 ويمكنه عندما تكون القيمة 1 .
- MFM ( مخرج ) . وضعية MFM في الحالة 1 و FM في الحالة 0 .
- RD ( مدخل ، فعال منخفض ) . إشارة RD من وحدة المعالجة المركزية (CPU) .
- WR ( مدخل ، فعال منخفض ) . إشارة WR من وحدة المعالجة المركزية .
- CS ( مدخل ، فعال منخفض ) . إشارة إختيار الرقاقة .
- CLK ( مدخل ) ساعة بموجة تريبعية ٨ ميغا هرتز .

RST (مدخل ، فعال مرتفع ) . يعيد ضبط كافة الخطوط إلى FDD على 0 .

INT ( مخرج ، فعال مرتفع ) . يقطع الطلب إلى وحدة المعالجة المركزية .  
 DACK ( مدخل ، فعال منخفض ) . تكون دورة DMA فعالة عندما تكون  $\overline{DACK}$  منخفضة .

TC ( مدخل ، فعال مرتفع ) . تكون TC مرتفعة عند نهاية تحويل DMA .

DRQ ( مخرج ، فعال مرتفع ) . DRQ تكون مرتفعة عندما تقوم FDC بطلب تحويل DMA .

يوضح الشكل ١٠ — ١٣ دارة تشرح استخدام اللوحة 8272 .

أما الجهاز 9216 فهو عبارة عن وسيلة تسمى بفاصل المعلومات . وتنحصر مهمتها بفصل الساعة والمعلومات عن بعضها والتي يقوم جهاز إدارة القرص العريض بتأمينها . إن إشارات جهاز إدارة القرص العريض نجدها مشروحة فيما يأتي . وهذه الإشارات نموذجية بالنسبة لمعظم أجهزة الإدارة قياس  $\frac{1}{4}$  بوصة .

اختيار الادارة n ( n = من صفر إلى ٣ ) .

هذه الإشارات تنفذ أحد أربعة أجهزة إدارة .

Side الجانـب هذه الإشارة تختار بين الجانب 0 والجانب 1 لجهاز إدارة مزدوج الطرف .


Motor On هذه الإشارة ستشغل الموتور وتوقفه .

Direction كما هو مبين بالنسبة للدارة 8272 .

Step كما هو مبين بالنسبة للدارة 8272 .

Write Data كما هو مبين بالنسبة لـ WAD على الدارة 8272 .

Write Enable كما هو مبين بالنسبة لـ WE على الدارة 8272 .



الشكل ١٠ - ١٣ - دائرة تشرح استخدام اللوحة FDC 8272

- Index** كما هو مبين بالنسبة للدائرة لـ IDX على الدائرة 8272 .
- Track 0** كما هو مبين بالنسبة للدائرة لـ FLT/TRO على الدائرة 8272 .
- Ready** كما هو مبين بالنسبة للدائرة لـ RDY على الدائرة 8272 .
- Read Data** هذه عبارة عن ساعة/ومعلومات مشتركة من جهاز الإدارة . يتم فصل هذا الخط بواسطة الـ 9216 في المعلومات وساعة المعلومات .
- Write Protect** عندما تكون هذه الوسيلة مرتفعة فإن القرص في جهاز الإدارة له وسيلة حماية من الكتابة ولا يمكن الكتابة عليه .
- إن الدائرة في الشكل ١٠ — ١٣ يجب أن تكون توضح نفسها بشكل معتدل . بالنسبة للإطلاع على تفاصيل أخرى حول أجهزة إدارة الأقراص العريضة ، فإننا ننصح القارئ بقراءة كتاب معلومات شركة Intel ( تفاصيل متممة 82 72 , 8271 ) أو كتاب مختص يبحث في الموضوع .
- أما بالنسبة للأقراص الصلبة فهي غير مبنية بشكل مفصل هنا ، وإنما تتشابه في طرق استخدامها وتطبيقاتها مع الأقراص العريضة .

## ١٠ — ٤ — الخاتمة

إن أجهزة الذاكرات تعتبر ضرورية لأي جهاز من أجهزة الكمبيوتر . ويجب أن يشعر القارئ الآن بثقة كافية لتصميم أساس جهاز المايكروكمبيوتر (  $\mu P$ , ROM, MSI و SSI ) . إن الشيء التالي الذي يجب أن نتعلمه هو كيفية تقديم المايكروكمبيوتر إلى العالم الخارجي .

## الفصل ١١

### أجهزة مساعدة لوحدة المعالجة المصغرة

#### ١١ - ١ - مقدمة

توجد عدة دارات تكاملية يمكن استخدامها مع وحدات المعالجة المصغرة . وهذه الأجهزة تسمح لوحدة المعالجة المصغرة بمواجهة العالم الخارجي . تقوم شركات موتورولا وأنتيل وزيلوك بإنتاج الكثير من الأجهزة المساعدة لوحدة المعالجة المصغرة ومعظم هذه يتم إنتاجها من قبل شركة أخرى حيث تبقى تكلفة الدارة التكاملية منخفضة . إن معظم الشركات الصانعة لوحدة المعالجة المصغرة تقوم بإنتاج رقاقات مساعدة لوحدة المعالجة المصغرة الخاصة بها . يبحث هذا الفصل باختيار الأجهزة المساعدة المتوفرة .

#### ١١ - ٢ - الأجهزة المساعدة لشركة أنتيل

إن صفحات المعلومات الخاصة بالقطع التالية يمكن أن نجدها في مرجع خاص بوحدات المعالجة المصغرة والأجهزة المحيطة بإنتاج شركة أنتيل وفي كتاب للمعلومات التابعة للمايكروكومبيوتر لإنتاج شركة نيس . القطع المراد بحثها نجدها مدرجة فيما يلي في الجدول ١١ - ١ مع أسعارها التقريبية لعام ١٩٨٥ .

رقم شركة أنتيل	التسمية	التكلفة
8202	ضابطة ذاكرة RAM ديناميكية	١٨ جنيه
8203	ضابطة ذاكرة RAM ديناميكية 64K	٣٠ جنيه
8231	وحدة معالجة حسابية	غير متوفرة بشكل واسع النطاق
8251	لوحة بينية للاتصالات مبرمجة	٢,٥ جنيه
8253	مؤقت زمني مبرمج	٣ جنيه
8255	لوحة بينية محيطية مبرمجة	٢,٥ جنيه
8271	ضابطة قرص مرنة مبرمجة	٤٠ جنيه
8272	ضابطة أقراص مرنة أحادية ومزدوجة	٣٠ جنيه
	الكثافة	
8275	ضابطة CRT مبرمجة	٢٥ جنيه

الجدول ١١ - ١ - أجهزة مساعدة إنتاج أنتيل مع أسعارها لعام ١٩٨٥

#### ١١ - ٢ - ١ - ضابطة الذاكرة RAM الديناميكية 8202

هذا الجهاز مماثل جداً للجهاز 8203 المبين في الفصل السادس ، باستثناء كونه يستطيع أن يتحكم بالذاكرات RAM الديناميكية فقط بحيز عناوين يصل إلى 16 K ، أي 16K x 1 ، و 16K x 8 و 4K x 1 إلخ .

#### ١١ - ٢ - ٢ - ضابطة الذاكرة RAM الديناميكية 8203 64K

هذا الجهاز مبين في الفصل السادس .

#### ١١ - ٢ - ٣ - وحدة المعالجة الحسابية 8231

تقوم هذه الوحدة بإنجاز العمليات المثلثية والحسابية الثابتة وذات الفاصلة العائمة بدرجة دقة ٣٢ رقماً ثنائياً . وهي يمكن أن تستخدم لتقوية القدرة الرياضية في جهاز وحدة المعالجة المصغرة .

إن كافة التحويلات ( المشغل ، والنتيجة ، والحالة ، والطلب ) تحدث على موصل معلومات ثنائي الاتجاه بثنائية أرقام ثنائية . يبلغ التردد الساعي الأعظمي ٤

ميغا هرتز .

يتضمن الجدول ١١ - ٢ بعض مرات تنفيذ الطلبات النموذجية :

الطلب	عدد الدورات الساعية
جمع بفاصلة حرة	٣٥٠ - ٥٦
ضرب بفاصلة حرة	١٦٨
SIN X	٤٤٦٨
COS X	٤١١٨
LN X	٤٤٧٨
EXP X	٤٦١٦
ATAN X	٦٠٠٦

الجدول ١١ - ٢ - مرات تنفيذ الطلبات النموذجية للوسيلة 8231

يمكن أن تستخدم الوسيلة 8231 في جهاز معتمد على وحدة معالجة مصغرة لإنجاز العمليات الرياضية المعقدة التي ستستغرق وقتاً طويلاً ليقوم برنامج ما بتنفيذها .

#### ١١ - ٢ - ٤ - اللوحة البينية المبرمجة للاتصالات

هذا الجهاز عبارة عن مرسل/مستقبل لاتزامني/تزامني عام (USART) . ويمكن أن تتم برمجته بواسطة وحدة المعالجة المركزية للعمل باستخدام أي طريقة إرسال معلومات متسلسلة . يقوم هذا الجهاز بقبول رموز المعلومات من وحدة المعالجة المركزية بشكل متواز ثم يحولها إلى سلسلة متواصلة من المعلومات مناسبة للإرسال . ويقوم أيضاً بقبول المعلومات المتسلسلة ثم يحولها إلى معلومات متوازية . ويقوم هذا الجهاز أي (USART) بإرسال إشارة لوحدة المعالجة المركزية عندما يريد أن يرسل أو يستقبل معلومات متوازية .

يصل معدل البود التزامني إلى ٦٤ كيلو بود .



ويصل معدل البود اللاتزامني إلى ١٩,٢ كيلو بود .

يمكن أن يستخدم جهاز الـ 8251 كمأخذ متسلسل ، يسمح بوصل جهاز وحدة المعالجة المصغرة بآلة طباعة أو جهاز كومبيوتر آخر ، إلخ .

## ١١ - ٢ - ٥ - المؤقت الزمني المبرمج 8253

هذا الجهاز عبارة عن مؤقت/عداد مبرمج مرتب على شكل ثلاثة عدادات مستقلة لـ ١٦ رقماً ثنائياً ، حيث أن كل منها مزود بمعدل تعداد يصل إلى ٢ ميغاهرتز . توجد ست وضعيات للعد ( جميعها خاضعة لتحكم المكون اللين أو ما يسمى بالسوفتوير ) :

الوضعية 0 ( التوقف عند العد النهائي ) .

إن التعداد النهائي يتم تحميله في مسجل تعداد مختار . فعندما يصل التعداد إلى الحد الطرفي أو النهائي فإن النتيجة أو الناتج سيصبح عالياً مما يدل على أن عملية العد قد انتهت . وهذا يمكن أن يستخدم لبرمجة إعاقة دقيقة ، أو وسيلة تعطيل مؤقت ، إلخ .

الوضعية 1 ( لقطة واحدة مبرمجة ) .

سوف ينخفض الناتج عند الطرف الصاعد للمدخل البوابي وستبدأ عملية العد . عند التعداد النهائي سوف يرتفع الناتج .

الوضعية 2 ( التقسيم على العداد N ) .

سوف يكون الناتج منخفضاً لفترة واحدة من ساعة الدخل . إن الفترة الممتدة من نبضة مخرج إلى النبضة التي تليها تساوي عدد تعدادات المدخل في مسجل العد . وهذا يمكن أن يستخدم كمولد نبضات .

الوضعية 3 ( مولد معدل النبضات التريعية ) .

سيكون الناتج عالياً لنصف تعداد واحد ومنخفضاً للنصف الآخر من التعداد . وعند الوصول إلى العد النهائي فإنه يعاد تحميل العداد

وتتكرر العملية . وهذا يمكن أن يستخدم كمولد ساعي لآلة طابعة على سبيل المثال . تعمل الطابعات المختلفة عند معدلات بود مختلفة . ويمكن استخدام مخرج الجهاز 8253 لتوليد أي معدل بود مطلوب بمجرد برمجته .

#### الوضعية 4 ( الستروب المشغل بالبرامج والنظم ) .

عندما يتم تحميل التعداد فإن العداد يبدأ بالعمل ، وعند الوصول إلى التعداد النهائي فإن الناتج سيصبح منخفضاً لفترة ساعية لمُدخل واحد ومن ثم سيصبح عالياً مرة أخرى . من الاستخدامات الممكنة لهذا وسيلة التعطيل المؤقت المضبوطة بواسطة المكون اللين ، أي أنه إذا تم إرسال رسالة بواسطة وحدة المعالجة المصغرة ولم يتم استقبال جواب عليها خلال ثانية واحدة فإنه سيتم تنفيذ بعض التعليمات ( ربما عن طريق توقف معين ) .

#### الوضعية 5 ( الستروب المشغل بالمكون الصلب ) .

سوف يبدأ العداد بعملية العد بعد الطرف الصاعد لمُدخل الإطلاق وسوف يصبح منخفضاً لفترة ساعية واحدة عند الوصول إلى التعداد النهائي . وهذا يمكن أن يستخدم بأسلوب مماثل للوضعية ٤ .

### ١١ - ٢ - ٦ - اللوحة البينية المحيطية المبرمجة 8255

هذه عبارة عن جهاز دخل/ وخرج مبرمج متعدد الاستعمالات . وهذه اللوحة مزودة بـ ٢٤ رجلاً للدخل/والخرج والتي يمكن برمجتها كلاً على حدة على مجموعتين يتكون كل منها من ١٢ رجلاً وتستخدم بثلاث وضعيات تشغيل :

الوضعية 0 يمكن برمجة كل مجموعة من الأرجل ١٢ للدخل/والخرج بمجموعات رباعية لتكون مدخلاً أو مخرجاً .

الوضعية 1 يمكن برمجة كل مجموعة من الأرجل ١٢ للدخل/والخرج بمجموعات ثمانية لتكون مدخلاً أو مخرجاً . ومن الأرجل الأربع المتبقية يتم

استخدام ثلاثة منها لإشارات التحكم بالتوقف أو المصافحة .  
الوضعية 2 يتم استخدام ثمانية خطوط كموصل ثنائي الاتجاه وخمسة خطوط باستعارة واحد من المجموعة الأخرى للمصافحة .

يتميز الجهاز 8255 بالعديد من الاستعمالات ، بما فيها كلوحة بينية لآلة طابعة متوازية . تستقبل الطابعات المتوازية معلومات ثمانية أرقام ثنائية في وقت واحد وبالتالي فهي تعتبر أسرع من الآلات الطابعة التسلسلية . تشتمل الاستعمالات الأخرى للجهاز 8255 على لوحات بينية للأقراص الصلبة .

#### ١١ - ٢ - ٧ - ضابطة الأقراص المرنة المبرمجة 8271

يتوسط هذا الجهاز من واحد إلى أربعة أجهزة إدارة للأقراص المرنة مع وحدة معالجة مصغرة . إن الجهاز 8271 FDC متوافق مع الشكل اللين IBM 3740 الذي يستخدم بواسطة معظم أجهزة المايكروكومبيوتر المتوفرة في الأسواق . الجهاز 8271 مماثل إلا أنه أقل قوة من الجهاز 8272 الذي تم وصفه في الفصل العاشر ( الذاكرات ) .

#### ١١ - ٢ - ٨ - ضابطة الأقراص المرنة ذات الكثافة الأحادية والمزدوجة 8272

هذه تم وصفها في الفصل العاشر ( الذاكرات ) .

#### ١١ - ٢ - ٩ - الضابطة CRT المبرمجة (CRTC) 8275

هذه عبارة عن جهاز يتوسط شاشات عرض خطوط المسح CRT مع وحدة المعالجة المصغرة . ( أجهزة المراقبة المعلن عنها في المجلات ممسوحة بخطوط المسح ) . وإن وظيفة هذا الجهاز هي تجديد العرض عن طريق حفظ المعلومات من الذاكرة الرئيسية بشكل مؤقت والمحافظة على مسار وضعية العرض على الشاشة . يمكن برمجة الجهاز 8275 ليقوم بتوليد عدد يتراوح بين ١ إلى ٨٠ رمزاً لكل صف وبين ١ و ٦٤ صفاً لكل شاشة . ويمكن لهذا الجهاز مع مجموعة الدارات الخارجية أن ينتج

رسوماً بيانية على CRT .

### ١١ - ٣ - أجهزة شركة موتورولا المساعدة

إن صفحات المعلومات للقطع التالية يمكن الحصول عليها من كتيب المعلومات الخاص بوحدة المعالجة المصغرة إنتاج شركة موتورولا ( ٨ أرقام ثنائية ) ومن كتاب معلومات المايكروكمبيوتر لـ ٨ و ١٦ رقماً ثنائياً إنتاج شركة هيتاشي .

القطع التي سيتم بحثها مبينة فيما يلي في الجدول ١١ - ٣ مع أسعارها التقريبية لعام ١٩٨٥ :

رقم شركة Motorola	التسمية	السعر
6821	محول بيني محيطي	١ جنيه
6829	وحدة إدارة ذاكرة	٤٠ جنيه
6840	مجموعة توقيت مبرمجة	٣,٥ جنيه
6843	ضابطة أقراص عريضة	١٢ جنيه
6844	ضابطة الدخول المباشر للذاكرة	١٠ جنيه
6845	ضابطة CRT	٦,٥ جنيه
6850	محول بيني للاتصالات لاتزامني	١,١٠ جنيه
6852	محول معلومات متسلسلة تزامني	٢,٥ جنيه

الجدول ١١ - ٣ - أجهزة مساعدة إنتاج شركة موتورولا مع أسعارها لعام ١٩٨٥

ملاحظة : إن معظم أجهزة شركة موتورولا تتميز قبل الرقم بوجود MC أو

MCM .

### ١١ - ٣ - ١ - محول بيني محيطي 6821

هذا عبارة عن جهاز I/O مبرمج مماثل لجهاز Intel 8255 . وهو يحتوي على ٢٠ رجلاً للدخل والخرج مرتبة على مجموعتين مكونتين من ٨ خطوط دخل/خرج و ٤

خطوط تحكم . يمكن برجة كل خط/دخول وخرج على حدة ليكون إما مدخلاً أو مخرجاً . إن خطوط التحكم الأربعة مرتبة على أزواج متطابقة مع كل مجموعة مكونة من ٨ خطوط دخول/وخرج .

المنفذ A للجهاز 6821 يمكنه أن يدير المجموعة المنطقية CMOS بشكل مباشر ( بالإضافة إلى TTL ) ومن ثم يتطلب تيار لإدارة زائد بوضعية الدخل أكثر مما يفعله المنفذ B .

### ١١ - ٣ - ٢ - وحدة إدارة الذاكرات (MMU) 6829

إن هذا الجهاز يوسع من قدرة أو إمكانية المخاطبة لوحدة معالجة مصغرة ( وقد صمم خصيصاً للجهاز 6809 ) من ٦٤ كيلو بايت إلى حد أعظمي ٢ ميغا بايت . وهذا التوسع يتم باستخدام ذاكرة RAM عالي السرعة تم مخاطبتها بأرقام ثنائية للعناوين A15 — A11 وبمسجل خاص بخمس مهام للأرقام الثنائية . ولكل مهمة تخصص ذاكرة بزيادات ٢ كيلو بايت وحتى إجمالي يصل إلى ٦٤ كيلو بايت . يمكن استخدام عدد من هذه الوحدات يصل إلى ثمانية في جهاز ما ويمكن لكل وحدة MMU أن تعالج أربع مهام منفصلة . ومن ثم فإن الجهاز المزود بثمانية وحدات MMU ، تعالج كل منها أربعة مهام بمعدل ٦٤ كيلو بايت يكون مزوداً بمجال عناوين ٢ ميغا بايت .

### ١١ - ٣ - ٣ - مجموعة التوقيت المبرمجة 6840

هذه عبارة عن مجموعة مؤقت/عدادات مبرمجة ، مماثلة لمجموعة Intel 8253 ، التي نجدها مرتبة على شكل ثلاث عدادات مستقلة لـ ١٦ رقماً ثنائياً . يمكن أن تصل معدلات العد إلى ٤ ميغا هرتز بالنسبة للمجموعة MC6840 ، و ٦ ميغا هرتز للمجموعة MC68A40 و ٨ ميغا هرتز للمجموعة MC68B40 .

### ١١ - ٣ - ٤ - ضابطة الأقراص المرنة (FDC) 6843

يمكن لهذا الجهاز أن يتحكم بأكثر من جهاز إدارة للأقراص المرنة مع التوجيه .

الخارجي بالإرسال المضاعف . ونجد هذا الجهاز متوافقاً مع الشكل IBM3740 .

### ١١ - ٣ - ٥ - ضابطة الدخول المباشر إلى الذاكرة 6844 (DMAC)

يقوم هذا الجهاز بتحويل المعلومات بشكل مباشر بين الذاكرة والأجهزة المساعدة المحيطة عن طريق ضبط وسائل توصيل وحدة المعالجة المصغرة . إن الشكل الوظيفي للضابطة DMAC تتم برمجته عن طريق وسيلة توصيل المعلومات . توجد أربع قنوات DMA مستقلة في الجهاز 6844 . توجد ثلاث وضعيات للنقل تتضمن النقل لبايت واحد أو النقل الجماعي . يبلغ معدل نقل المعلومات الأعظمي ٢ ميغا بايت/ثانية .

### ١١ - ٣ - ٦ - الضابطة CRT 6845 (CRTC)

هذا الجهاز مماثل لجهاز أنتيل موديل 8275 . فهو يؤمن التوقيت المرئي وتجديد مخاطبة الذاكرة . وتتوفر إمكانيات الترقيم الألفي والنصف بياني والبياني الكامل . يمكن تحديد شكل شاشة الترقيم الأفقي بواسطة مسجلات داخلية وبمصدر توقيت خارجي . يمكن استخدام حتى 512K من الذاكرة في وضعية الرسوم البيانية- وهذا يعطي إهانة نقطية 2048 x 2048 لذاكرة تتسع عرضاً ل ٣٢ رقماً ثنائياً ، إلخ ) .

### ١١ - ٣ - ٧ - المحول البيني للاتصالات اللائزمانية 6850 (ACIA)

يقوم المحول ACIA بتأمين شكل المعلومات والتحكم للتوسط بين أجهزة توصيل المعلومات اللائزمانية المتسلسلة ( مثل مجموعة التعديل وإزالة التعديل للإشارات المرسله ) مع وحدات المعالجة المصغرة .

تم الاتصالات مع وحدة المعالجة المصغرة عن طريق وسيلة توصيل سعة ٨ أرقام ثنائية .

إن الشكل الوظيفي للمحول ACIA يمكن برمجته بواسطة وحدة المعالجة المصغرة . يمكن برمجة مسجل التحكم لإنتاج أطوال كلمات متغيرة ، إلخ . توجد أيضاً ثلاثة خطوط للتحكم تمكن المحول ACIA من التدخل بشكل مباشر مع

مجموعة التعديل وإزالة تعديل الإشارات المرسله .

يلغ المعدل الأعظمي لسرعة الإرسال ١ ميغا بود .

#### ١١ - ٣ - ٨ — محول المعلومات التسلسلي التزامني (SSDA) 6852

يقوم المحول SSAD بتأمين لوحة بينية متسلسلة ثنائية الاتجاه من أجل المعلومات التزامنية . يتم الاتصال مع وحدة المعالجة المصغرة بواسطة وسيلة توصيل معلومات سعة ثمانية أرقام ثنائية .

إن الشكل الوظيفي للمحول SSDA يمكن برمجته بواسطة وحدة المعالجة المصغرة . يمكن برمجة مسجلات التحكم لإنتاج أطوال كلمات متغيرة ، إلخ .

يلغ معدل سرعة الإرسال الأعظمي ١,٥ ميغا بود .

تشتمل التطبيقات النموذجية للمحول SSAD على أجهزة تحكم كاسيت وضابطات للأقراص العريضة .

#### ١١ - ٤ — الأجهزة المساعدة إنتاج زيلوك (Zilog)

إن صفحات المعلومات للقطع التالية يمكن أن نجدها في كتاب المعلومات الخاص بالقطع إنتاج شركة زيلوك وفي كتاب معلومات الإلكترونيات الدقيقة إنتاج موستيك .

القطع المراد بحثها نجدها مبينة فيما يلي في الجدول ١١ - ٤ مع أسعارها التقريبية لعام ١٩٨٥ .

السعر	التسمية	رقم موديل الشركة زيلوك
٢,٥ جنيه	لوحة بينية مدخل/مخرج متوازية	Z80 PIO (Z 8420)
٢,٥ جنيه	دائرة مؤقت/وعداد	Z80 CTC (Z 8430)
٧ جنيه	ضابطة الدخول المباشر إلى الذاكرة	Z80 (DMA (Z 8410
٥ جنيهات	مرسل/ومستقبل لاتزامني مشترك	Z80 DART (Z 8470)
١٠ جنيهات	ضابطة مدخل/مخرج متسلسلة	Z80 SIO (Z 8440)

الجدول ١١ - ٤ — أجهزة زيلوك المساعدة مع أسعارها التقريبية لعام ١٩٨٥

إن معظم هذه الأجهزة متوفرة بالطرازات Z80 و Z80A و Z80 B .

#### ١١ - ٤ - ١ — اللوحة البينية المتوازية بمدخل/ مخرج Z80 PIO

إن هذه اللوحة هي عبارة عن جهاز قابل للبرمجة مزود بمنفذين يؤمنان التوسط بين الأجهزة المحيطة ووحدة المعالجة المصغرة .

تم عملية تحويل المعلومات بكاملها تحت التحكم بعملية التوقف . ويمكن برمجة اللوحة PIO لتقوم بتوقيف وحدة المعالجة المركزية عند استلام حالات خاصة في الجهاز المحيط .

يمكن أن يعمل كل منفذ بإحدى ثلاث وضعيات ( ٤ في حالة المنفذ A ) .

الوضعية ١ : مخرج البايت

الوضعية ٢ : مدخل البايت

الوضعية ٣ : التحكم بالأرقام الثنائية

الوضعية ٤ : ثنائية لاتجاه للبايت ( في المنفذ A فقط ) .

#### ١١ - ٤ - ٢ — دائرة المؤقت/العداد Z80 CTC

هذه الدائرة مماثلة لدائرة شركة أنتيل موديل 8253 وشركة موتورولا موديل 6840 . فهي تحتوي على أربع قنوات مستقلة ، مع العلم بأن ثلاث منها فقط مزودة بمخارج خارجية .

#### ١١ - ٤ - ٣ — ضابطة الدخول المباشر إلى الذاكرة Z80 DMA

تقوم الضابطة Z80 DMA بتحويل المعلومات بشكل مباشر بين الذاكرة والأجهزة المحيطة عن طريق التحكم بوسائل التوصيل لدى وحدة المعالجة المصغرة .  
توجد ثلاث مهام أساسية :

١ — تحويل المعلومات بين جهازين .

٢ — البحث عن بايت معين محجوب بثانية أرقام ثنائية عند نقطة معينة في الذاكرة



أو المدخل/ والمخرج .

٣ — مجموع الوظائف الآتيتين (١) و (٢) .

يمكن للضابطة Z80 DMA أن تقطع عمل وحدة المعالجة عند الانتهاء بنجاح من عملية البحث .

١١ — ٤ — ٤ — مرسل/ مستقبل لاتزامي مشترك Z80 DART

إن هذا الجهاز Z80 DART يحتوي على قناتين ولوحات بينية للتشغيل اللاتزامي المتسلسل . إن الجهاز DART هو عبارة عن جهاز Z80 SIO لا يعمل بالتشغيل التزامي .

١١ — ٤ — ٥ — ضابطة مدخل/ ومخرج متسلسلة Z80 SIO

إن الضابطة Z80 SIO تحتوي على قناتين وهي تقوم بدعم كافة المراسم التزامية واللاتزامية المشتركة ، الموجهة بالأرقام الثنائية والبايت . إن هذه الضابطة تقوم بإنجاز كافة المهام التي تتم عادة بواسطة الأجهزة UART و USART . توجد خطوط وضعيات وتحكم منفصلة من أجل أجهزة تعديل وإزالة تعديل الإشارات المرسل أو الأجهزة المماثلة .

يبلغ معدل المعلومات الأعظمي ٨٠٠ كيلو بود بساعة ترددها ٤ ميغا هرتز .

١١ — ٥ — الخاتمة

توجد عدة أجهزة مساعدة لوحدة المعالجة المصغرة — ويتضمن هذا الفصل بعض الأجهزة الهامة والأكثر شيوعاً فقط . وفي العادة تعمل الأجهزة المساعدة بشكل مع وحدة المعالجة Z80 ، كما أن أجهزة شركة أنتيل تعمل بشكل أفضل مع الوحدات موديل 8080 و 8085 ، إلخ . على أية حال ليس من الصعب أن يتم الدمج والتوافق ، ومن ثم الكلام .  
مقارن ٤ أرقام ثنائية .

يمكن الحصول على صفحات المعلومات من أجل الأجهزة المذكورة في هذا الفصل عن طريق الشركات الصانعة المختصة أو عن طريق كتب معلومات خاصة .

## الفصل ١٢

### بعض الدارات التكاملية MSI المفيدة

#### ١٢ - ١ - مقدمة

يشرح هذا الفصل بشكل موجز تشغيل أجهزة TTL التي تستخدم عادة في التصميم والتي لم يتم بحثها بعد . الدارات التكاملية التي سيتم بحثها نجدها مدرجة فيما يلي :

'05	مقوم عكسي سداسي بمخارج مجمع مفتوح .
'85	مقارن ٤ أرقام ثنائية .
'138	جهاز فك رموز 8 — 3 .
'157	موجه رباعي 1 — 2 بطريقة الإرسال المضاعف .
'174	ثنائيات استقرار سداسية من النوع D .
'245	مرسل مستقبل بموصل ثنائي .
'367	محدد سداسي ثلاثي الحالات غير عاكس .
'373	سقاطة شفافة ثمانية .
'670	ملف تسجيل 4 x 4 .


إن كلاً من هذه القطع نجدها متوفرة في 74, 74LS, 74S ، إلخ .

#### ١٢ - ٢ - مقوم عكسي سداسي '05 بمخارج مجمع مفتوح

إن رمز الدارة للموديل 7405 نجده مبيّناً في الشكل ١٢ - ١ . وإن شكل

أرجل الموديل 7405 هو نفس شكل الموديل 7404 ، وأما الفرق الوحيد بين الاثنين فهو أن الموديل 7404 يتميز بمخارج أقطاب مشتركة وأما الموديل 7405 فيتميز بمخارج مجمع مفتوح .

يتميز الموديل 7405 بالعديد من الاستعمالات . على سبيل المثال ، نجد أن الأشكال OR السلكية ( التي تم بحثها في الفصل الخامس — تحت عنوان قطع مشابهة ) تستخدم بوابات مجمع مفتوح . يمكن تحويل إشارة TTL إلى مجمع مفتوح بمجرد تمريرها من خلال الجهاز 7405 ( تذكر بأن الجهاز 7405 يقوم بعكس الإشارة أيضاً ) .




الشكل ١٢ - ١ — رمز الدارة للجهاز 7405

## ١٢ - ٣ — مقارنة ٤. أرقام ثنائية 85'

إن رمز الدارة للجهاز 74LS85 نجده مبيناً في الشكل ١٢ - ٢ وأما جدول الوظيفي فهو مبين في الجدول ١٢ - ١ .

يقوم الجهاز 74LS85 بإجراء مقارنة مباشرة بين عددين ثنائيين يشتملان على أربعة أرقام عشرية .



الشكل ١٢ - ٢ — رمز الدارة للجهاز 74LS85


COMPARING INPUTS				CASCADING INPUTS			OUTPUTS		
P3,Q3	P2,Q2	P1,Q1	P0,Q0	P>Q	P<Q	P=Q	P>Q	P<Q	P=Q
P3>Q3	X	X	X	X	X	X	H	L	L
P3<Q3	X	X	X	X	X	X	L	H	L
P3=Q3	P2>Q2	X	X	X	X	X	H	L	L
P3=Q3	P2<Q2	X	X	X	X	X	L	H	L
P3=Q3	P2=Q2	P1>Q1	X	X	X	X	H	L	L
P3=Q3	P2=Q2	P1<Q1	X	X	X	X	L	H	L
P3=Q3	P2=Q2	P1=Q1	P0>Q0	X	X	X	H	L	L
P3=Q3	P2=Q2	P1=Q1	P0<Q0	X	X	X	L	H	L
P3=Q3	P2=Q2	P1=Q1	P0=Q0	H	L	L	H	L	L
P3=Q3	P2=Q2	P1=Q1	P0=Q0	L	H	L	L	H	L
P3=Q3	P2=Q2	P1=Q1	P0=Q0	X	X	H	L	L	H
P3=Q3	P2=Q2	P1=Q1	P0=Q0	H	H	L	L	L	L
P3=Q3	P2=Q2	P1=Q1	P0=Q0	L	L	L	H	H	L

#### الجدول ١٢ - ١ - جدول وظيفي للجهاز 74LS85

من الاستخدامات الممكنة للجهاز المقارن '85 هو في دائرة « مكون صلب لكلمة سر ». فإذا كان لديك كلمة سر بثمانية أرقام ثنائية ، فإنه عندئذ ، باستخدام جهازي مقارنة '85 ، يمكنك أن تمنع تشغيل الدارة ما لم تكن قيمة مدخله مساوية لكلمة السر .

#### ١٢ - ٤ - جهاز فك الرموز 8 - 138

رمز الدارة للجهاز 74S138 نجده مبيناً في الشكل ١٢ - ٣ ويتضمن الجدول ١٢ - ٢ جدول الوظيفي . يقوم الجهاز 74S138 بتخفيض أحد خطوط مخرجه الثمانية استجابة لرموز معينة على خطوط إدخاله الثلاثة .



#### الشكل ١٢ - ٣ - رمز الدارة للجهاز 74S138


ENABLE			SELECT			OUTPUTS							
G1	G2A	G2B	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	X	H	H	H	H	H	H	H	H
X	X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	L	L	H	H	H	L	H	H	H	H
H	L	L	H	L	H	H	H	H	H	L	H	H	H
H	L	L	H	H	L	H	H	H	H	H	L	H	H
H	L	L	H	H	H	H	H	H	H	H	H	L	H
H	L	L	H	H	H	H	H	H	H	H	H	H	L

الجدول ١٢ - ٢ - جدول وظيفي للجهاز 74S138

يفيد جهاز فك الرموز 138' جداً لفك رموز العناوين مع الدارات المعتمدة على وحدات المعالجة المصغرة . على سبيل المثال إذا كانت المداخل A, B, C متصلة مع A14, A13, A15 التابعة مثلاً لموصل الوحدة Z80 وكانت G1 متصلة بـ  $\overline{RFSH}$  وكانت G2A و B متصلتين مع  $\overline{MREQ}$  فإنه عندئذ ستكون منخفضة بالنسبة لنجال عناوين الذاكرة 1FFFH — 0000H ، وستكون Y1 منخفضة بالنسبة للمجال 3FFFH — 2000H ، إلخ . وبالتالي فإن Y0 — Y7 تعتبر مثالية لإشارات اختيار الرقاقات . تحتوي معظم أجهزة وحدات المعالجة المصغرة على نوع معين من فك رموز العناوين الذي يتم بهذا الشكل .

١٢ - ٥ - الموجه بطريقة الإرسال المضاعف 1 - 2 الرباعي 157'

رمز الدارة للجهاز 74S157 مبين في الشكل ١٢ - ٤ والجدول الوظيفي مبين في الجدول ١٢ - ٣ .



الشكل ١٢ - ٤ - رمز الدارة للجهاز 74S157

INPUTS				OUTPUT
$\bar{G}$	S	A	B	Y
H	X	X	X	L
L	L	L	X	L
L	L	H	X	H
L	H	X	L	L
L	H	X	H	H


### الجدول ١٢ - ٣ - الجدول الوظيفي للجهاز 74LS157

يفيد الجهاز 157' لتوصيل المداخل غير الثلاثية الحالات بجهاز ما . ومن استعمالات هذا الجهاز أن يتم توجيه العناوين بالإرسال المضاعف إلى ذاكرة RAM بالمنفذ الثنائي . إن ذاكرة RAM ذات المنفذ الثنائي هي عبارة عن ذاكرة RAM عادية لها مجموعة دارات حولها تسمح لجهازين بالوصول إليها .

### ١٢ - ٦ - ثنائي الاستقرار من النوع D السداسي 174

إن رمز الدارة للجهاز 74LS174 مبين في الشكل ١٢ - ٥ .  
يفيد هذا الجهاز في حال وجود الكثير من الإشارات التي تحتاج إلى تنظيم ساعي بواسطة ساعة مشتركة على سبيل المثال إذا كان لديك خمسة خطوط للمعلومات تحتاج إلى تنظيم ساعي في ثنائيات استقرار ، فإنه عندئذ باستخدام الأجهزة 74LS174 سوف تحتاج إلى ثلاث دارات تكاملية مزودة بـ ١٤ رجلاً . يلزم جهاز 74LS174 واحد فقط للحصول على نفس النتيجة . في حال لزوم خطوط ساعية وإعادة ضبط وضبط فردية فإن الجهاز 74LS174 سيكون أكثر فائدة .  
توجد دائرة تكاملية أخرى مماثلة وهي الثنائي الاستقرار من النوع D الثماني

. 273




### الشكل ١٢ - ٥ - رمز الدارة للجهاز 74LS174

## ١٢ - ٧ - مرسل مستقبل بموصل ثنائي 245'

رمز الدارة للجهاز 74LS245 مبين في الشكل ١٢ - ٦ والجدول الوظيفي مبين في الجدول ١٢ - ٤ .

الجهاز 74LS245 يمثل سقطة شفافة ثنائية الاتجاهات ثلاثية الحالات .



الشكل ١٢ - ٦ - رمز الدارة للجهاز 74LS245

### $\bar{G}$ DIR Operation

L	L	B data to A bus
L	H	A data to B bus
H	X	Isolation (tristate)



## الجدول ١٢ - ٤ - جدول وظيفي للجهاز 74LS245

إن الجهاز 245' مفيد للتوسط بين موصل المعلومات الثنائي الاتجاهات مع خطوط المعلومات للذاكرة RAM المزدوجة المنافذ . عندما تتحدث الذاكرة RAM المزدوجة المنافذ إلى جهاز A . فإنها يجب أن يتم عزلها عن الجهاز B . ويمكن للجهاز 245' أن يقوم بذلك .

## ١٢ - ٨ - محمد سداسي ثلاثي الحالات غير معكوس 367'

رمز الدارة للجهاز 74367 مبين في الشكل ١٢ - ٧ .  
عندما تكون G1 مرتفعة فإن 1Q و 2Q و 3Q و 4Q تكون ثلاثية الحالات .

عندما تكون G2 مرتفعة فإن 5Q و 6Q تكون ثلاثية الحالات .  
عندما تكون G1 منخفضة فإن ID تذهب إلى المخرج 1Q ، إلخ .




الشكل ١٢ - ٧ - رمز الدارة للجهاز 74367

إن الجهاز 74367 هو طراز أحادي الإتجاه للجهاز 245 ويستخدم لأغراض مماثلة .

## ١٢ - ٩ - مثبتة ثمانية 74S373

رمز الدارة للجهاز 74S373 مبين في الشكل ١٢ - ٨ والجدول الوظيفي مبين

في الجدول ١٢ - ٥ .



الشكل ١٢ - ٨ - رمز الدارة للجهاز 74S373

OE	G	D	Q
L	H	H	H
L	H	L	L
L	L	X	Q
H	X	X	Z


الجدول ١٢ - ٥ - جدول وظيفي للجهاز 74S373



ملاحظة Z تدل على ثلاثية الحالات .  
 الجهاز 373 مماثل للجهاز 367 باستثناء أن الخارج قد تتجمد والتي يمكن أن تكون مفيدة جداً في العديد من الاستخدامات .

## ١٢ - ١٠ - ملف تسجيل 4 x 4 670

رمز الدارة للجهاز 74LS670 مبين في الشكل ١٢ - ٩ .



الشكل ١٢ - ٩ - رمز الدارة للجهاز 74LS670

يسمح الجهاز 74LS670 بقراءة وكتابة فورية على مسجلاته . إن زمن الدخول للجهاز 74LS670 سريع جداً . بما أن عملية القراءة وعمليات الكتابة مستقلة فإن الجهاز 74LS670 يمكن أن تستخدم للاتصال بين جهازين ليسا متزامنين (مثل وحدتي معالجة مصغرتين) .

D1 D3	مداخل للمعلومات
RA, RB	هما عنوان معلومات القراءة
Q1-Q4	هي مخارج المعلومات
WA, WB	هما عنوان معلومات الكتابة
WE	تنفيذ الكتابة
RE	تنفيذ القراءة


الجهاز 670' عبارة عن جهاز ذاكرة RAM ثنائي المنافذ . وهو مفيد جداً لكونه لا يحتاج إلى أية دارات خارجية لتنفيذ مهمة المنافذ الثنائية . وبما أن الجهاز صغير للغاية ، فإنه لا يمكن استخدامه لنقل المعلومات الرئيسية بسهولة . وعلى أية حال يعتبر مثالياً لتمرير المعلومات بين جهازين مختلفي التزامن بشكل كلي ، مثل وحدتي معالجة مصغرتين .

## ١٢ - ١١ - مثال على الذاكرة المزدوجة المنافذ

يوضح الشكل ١٢ - ١٠ رسماً للذاكرة RAM مزدوجة المنافذ ، يستخدم بعض الأجهزة المذكورة في هذا الفصل إن عمليات التنفيذ يجب أن تكون إشارات تتجنب الاصطدام ( أي وحدة المعالجة A تحاول الوصول إلى الذاكرة RAM بنفس الوقت الذي تقوم فيه الذاكرة B بذلك ) . توجد عدة طرق لتجنب الاصطدام . وهذه لا تدخل ضمن مجال البحث في هذا الكتاب .

## ١٢ - ١٢ - الخاتمة

يقدم هذا الفصل إضافة إلى حصيلة القارئ من جهة التصميم . ننصح القارئ بمحاولة التصميم للدارات البسيطة المعتمدة على هذه الأجهزة .



الشكل ١٢ - ١٠ - الذاكرة RAM الثنائية المنافذ

## الفصل ١٣

### قطع LSI متطورة

#### ١٣ - ١ - مقدمة

يبحث هذا الفصل في مجالين ، لم يتم ذكرهما في معظم المناقشات التي جرت حول التصميم العددي : وهما المجموعة المنطقية Bit Slice Logic والدارات التكاملية المسماة Custom .

يتعامل معظم الناس مع المجموعة المنطقية Bit Slice Logic بشيء من التخوف والحذر ، بشكل خاطيء لأن استخدام هذه المجموعة لا يختلف عن استخدام أي جهاز رقمي آخر .

أما الدارات التكاملية المسماة Custom ICs فهي أجهزة يستطيع المصمم أن يعرفها بنفسه — حيث أن هذه سريعاً ما تكتسب شهرتها . إن الدارات التكاملية Custom ICs يمكن أن تكون إما LSI أو VLSI طبقاً لحجمها .



#### ١٣ - ٢ - المجموعة المنطقية Bit Slice Logic

تتكون المجموعة المنطقية هذه من مجموعات بناء وحدة المعالجة المركزية . وهذه المجموعات عبارة عن أجهزة LSI يمكن تشكيلها بطرق مختلفة . وهذا يسمح بتصميم وحدة معالجة مركزية تشتمل على مجموعة متميزة من التعليمات المصغرة والتعليمات الكبيرة . وقد تكون التعليمات الكبيرة بسيطة كمعلومات الانتقال من

المسجل ١ إلى المسجل ٢ أو معقدة مثل ضرب عددين مكونين من ٦٤ رقماً ثنائياً وتخزين النتيجة العشرية في الذاكرة . إن معلومة كبيرة واحدة تكفي لكلا التعليمات . إن الميزة الكبيرة لتحديد التعليمات المصغرة والتعليمات الكبيرة تكمن في أن العمليات المعقدة يمكن أن تنفذ بمعدل أسرع بعدة مرات مما لو كانت تنفذ باستخدام وحدة المعالجة المصغرة العيارية ( مثل Z80 ) . وبالإضافة إلى إمكانية إنتاج أي حجم لوحدة المعالجة المركزية . إن أكبر وحدة معالجة مصغرة في عام ١٩٨٥ تحتوي على ٣٢ موصل معلومات داخلي للأرقام الثنائية . باستخدام المجموعة المنطقية Bit Slice Logic ، فإنه يمكن استخدام موصل سعة ١٢٨ رقماً ثنائياً ( أو أكبر ) ( وهذا سوف يتطلب استخدام الكثير من الدارات التكاملية ) . هناك ميزة أخرى للمجموعة المنطقية Bit Slice Logic وهي أنها يمكن أن تستخدم لتضاهي وتناس أي جهاز كومبيوتر . أما مساوئ المجموعة المنطقية هذه فتكمن في سعرها ( حيث أن وحدة المعالجة Z80 تكلف حوالي ٣ جنيهات بينما وحدة المعالجة Bit Slice تكلف ٢٠ جنيهاً فأكثر ) وفي عداد الدارات التكاملية اللازمة لصنع مجموعة Bit Slice ( حيث يلزم أكثر من عشر دارات تكاملية ) .

تقوم AMD بإنتاج السلسلة 2900 ، التي هي عبارة عن منتجات Bit Slice . إن السلسلة 2900 تنتجها شركات أخرى عديدة — وبعض الأجهزة تتميز بمكافئات من السلسلة ٧٤ . يتضمن هذا القسم القاء نظرة على بعض الدارات التكاملية الهامة في هذه السلسلة . وهذه الدارات التكاملية نجدها مبيّنة فيما يلي .

Am2901	شريحة وحدة معالجة مصغرة ثنائية القطب بأربعة أرقام ثنائية
Am2902	مولد نقل أمامي
Am2904	وحدة تحكم بالنقل والوضعية
Am2909	Vectored Priority Interrupt Controller
Am2914	Clock Generator and Microcycle Length Controller
Am2925	مولد ساعي وضابط أطوال دورات مصغرة
Am2930	وحدة تحكم بالبرامج
Am2942	مولد عناوين DMA/عداد/ مؤقت مبرمج



- G
- P
- C<sub>N+4</sub>
- F<sub>3</sub> 'SIGN'
- ONEFLOW
- F = 0000

الشكل ١٣ - ١ - مخطط تفصيلي للجهاز Am 2901

يمكن الحصول على صفحة المعلومات الخاصة بهذه الأجهزة من كتاب AMD's  
Bipolar Logic and Interface Data Book .

## ١٣ — ٢ — ٢ — شريحة وحدة المعالجة المصغرة الثنائية القطب سعة أربع أرقام ثنائية Am 2901

إن الميزات الرئيسية للشريحة Am 2901 هي :

- ١٦ مسجل سعة أربعة أرقام ثنائية
- ٢ برنامج دخول مستقلين إلى المسجلات
- وحدة منطقية حسابية بثنائية وظائف
- عمليات نقل
- أربع رايات وضعيات
- مدخل تعليمات مصغرة سعة ١٧ رقماً ثنائياً
- قابلية اتساعها لتستوعب أي عدد من الأرقام الثنائية

إن المخطط الإجمالي للشريحة Am 2901 نجده مبيناً في الشكل ١٣ — ١ . يمكن الوصول إلى مجموعة التسجيل عن طريق منفذين منفصلين A و B . يمكن للمنفذ A أن يقرأ المعلومات من المسجلات ، بينما يمكن في المنفذ B القراءة أو الكتابة . إن الأرقام الثنائية للمعلومات الخارجة من كل منفذ تذهب إلى موجه بطريقة لإرسال المضاعف حيث يقوم هذا الموجه بإدارة مداخل الوحدة المنطقية الحسابية . تحتوي الوحدة المنطقية الحسابية على مدخلين سعة ٤ أرقام ثنائية . يشتمل الموجه بالإرسال المضاعف على موجه 1 — 3 ( المنفذ B لإخراج المعلومات ومخرج نقل والصفر ) . إن مخرج الوحدة المنطقية الحسابية يذهب إلى ثلاثة أماكن :

- ١ — مسجل نقل يمكن نقل المعلومات بوضعية واحدة إلى اليسار أو إلى اليمين .
- ٢ — المنفذ B لإدخال المعلومات .
- ٣ — mux — 1 — 2 (مع المنفذ A لإخراج المعلومات) يقوم بإدارة خطوط إخراج المعلومات .

تقوم الوحدة المنطقية الحسائية بقبول نقل من الجهاز 2901 السابق بسلسلة وتنتج أربع رايات وضعيات Carry Generate (G) و Carry Propagate (P) للاستخدام مع مولد نقل أمامي مثل الشريحة Am 2902 .

إن وظائف الوحدة المنطقية الحسائية الثمانية هي :

R + S  
R - S  
S - R  
R OR S  
R AND S  
 $\bar{R}$  AND S  
R XOR S  
R XNOR S

إن الشريحة Am 2901 هي عبارة عن جهاز مزود بأربعين رجلاً .

### ١٣ - ٢ - ٣ — مولد النقل الأمامي Am 2902

هذا عبارة عن جهاز عالي السرعة يقبل حتى أربعة أزواج من إشارات نشر النقل وتوليد النقل ومدخل نقل . فهو يصدر إشارات نقل لأربعة وحدات منطقية حسائية ( مثل 4 Am 2901s ) . وهكذا فإنه يمكن استخدام جهاز Am 2902 مع أربعة شرائح Am 2901 لانتاج وحدة معالجة ( ١٦ رقماً ثنائياً ) . يمكن استخدام خمس مولدات Am 2902 مع ١٦ شريحة Am 2901 لانتاج وحدة معالجة ( ٦٤ رقماً ثنائياً ) ، إلخ . المولد Am 2902 هو جهاز مزود بـ ١٦ رجلاً .

### وحدة التحكم بالنقل والوضعيات Am 2904

تحل الدارة التكاملية محل معظم المجموعات المنطقية MSI التي تكون مطلوبة حول الوحدة المنطقية الحسائية ، مثل Am 2901 . إن وحدة التحكم Am 2904 لها أربعة وظائف :

١ — تسجيل الوضعيات .



- ٢ — موجة بالإرسال المضاعف لمجموعة رموز الحالات .
- ٣ — موجة بالإرسال المضاعف لوصلة النقل .
- ٤ — موجة بالإرسال المضاعف للتحكم بالنقل .

## مسجل النقل

إن وحدة التحكم Am 2904 مزودة بأربعة مسجلات لأربعة أرقام ثنائية وهذه المسجلات يمكنها تخزين مخارج الوضعيات الأربعة للوحدة المنطقية الحسابية . هذه المسجلات هي مسجل الوضعيات المصغرة ( $\mu$ SR) ومسجل الوضعيات الآلية (MSR) إن المسجل  $\mu$ SR يمكن تحميله بواسطة :

- أ — المداخل الأربعة للوضعيات الخاضعة للتحكم بالتعليمات .
  - ب — المسجل MSR الخاضع للتحكم بالتعليمات .
  - ج — يمكن ضبط كل رقم ثنائي/ وإعادة ضبطه تحت التحكم بالتعليمات .
- يمكن تحميل المسجل MSR بواسطة :

- أ — المداخل الأربع للوضعيات الخاضعة للتحكم بالتعليمات .
  - ب — المسجل  $\mu$ SR الخاضع للتحكم بالتعليمات .
  - ج — الأرجل المتوازية الأربعة للمداخل/ والمخارج الخاضعة للتحكم بالتعليمات .
  - د — يمكن لكل رقم ثنائي أن يضبط/ ويعاد ضبطه تحت التحكم بالتعليمات .
  - هـ — المداخل الأربع لتنفيذ أو تشغيل الأرقام الثنائية .
- يمكن لهذه المسجلات أن تتصل مع موصل معلومات الجهاز عن طريق أرجل المداخل/ والمخارج المتوازية .

## موجه بالإرسال المضاعف لمجموعة رموز الحالات

يمكن لوحدة التحكم Am 2904 أن تقوم بـ ١٦ عملية مختلفة مع مسجلات الوضعيات . تذهب نتائج العمليات إلى موجه بالإرسال المضاعف 1 — 16 ويمكن

قراءتها من قبل العالم الخارجي .

### موجه بالإرسال المضاعف لوصلة النقل

يمكن لوحدة التحكم Am 2904 أن تقوم بـ ٣٢ نقلة مختلفة وأن تدور العمليات باستخدام خطوط المداخل/ والمخرج الأربع التي ترتبط مع الوحدة المنطقية الحسابية .

### موجه بالإرسال المضاعف للتحكم بالنقل الداخلي

تقوم وحدة التحكم Am 2904 بتوليد النقل خارجاً من واحدة من سبع وظائف .

هذا عبارة عن جهاز ذي أربعين رجلاً .

### ١٣ — ٢ — ٥ — نبيلة ضبط التعاقب للبرامج المصغرة Am 2909

إن نبيلة ضبط التعاقب Am 2909 هي عبارة عن ضابطة عناوين لأربعة أرقام ثنائية يمكنها أن تتعاقب من خلال سلسلة من التعليمات المصغرة في الذاكرة PROM أو الذاكرة RAM .

يمكن تجميع عدة نبيلات Am 2909 بشكل تعاقبي لتقديم أي عدد من الأرقام الثنائية . يمكن لنبيلة ضبط التعاقب Am 2909 أن تختار عنواناً من أحد مصادر أربعة :

- ١ — مداخل مباشرة .
  - ٢ — مداخل مسجلات مباشرة ( محفوظة في مسجل داخلي ) .
  - ٣ — منطقة رفع رباعية المستوى .
  - ٤ — مسجل عداد برامج ( يحتوي عادة على آخر العناوين + 1 ) .
- إن المنطقة الرباعية المستوى تسمح بتنفيذ البرامج الفرعية . وهذا يسمح بظهور البرامج المصغرة المعقدة ، باستخدام الحد الأدنى من الذاكرة PROM .
- هذه عبارة عن جهاز مزود بعشرين رجلاً .

### ١٣ - ٢ - ٦ - ضابطة التوقف ذات الأسبقية الموجهة Am 2914

إن الضابطة Am 2914 تقبل ثمانية مستويات من التوقيات يمكن لكل منها أن يحجب بشكل فردي . إن محول الرموز 3 - 8 يقول بإنتاج كمية موجهة بمقدار ٣ أرقام ثنائية والتي تتوافق مع أعلى مستوى للتوقف غير المحجوب . تحتوي الضابطة Am 2914 على مسجل وضعيات يحتوي على أقل أسبقية سيقبلها . بعد أن تتم قراءة كمية موجهة من الضابطة Am 2914 فإن مسجل الوضعيات يتم تحميله بالكمية الموجهة . في حال حدوث توقف وكان هذا بمستوى مساو أو أكبر من القيمة المخزونة في مسجل الوضعيات فإن الضابطة Am 2914 ستنتج طلباً للتوقف .

يتم التحكم بالضابطة Am 2914 بواسطة مجال تعليمات لأربعة أرقام ثنائية . هذه الضابطة عبارة عن جهاز ذي ٤٠ رجلاً .

### ١٣ - ٢ - ٧ - ضابطة أطوال الدورات المصغرة والمولد الساعي

Am 2925

إن الضابطة Am 2925 تعطي ثمانية مجموعات مكونة من أربعة أشكال موجبة ساعية مختلفة . قد تعمل الضابطة Am 2925 بما يزيد على ٣١ ميغا هرتز . وتتوفر أيضاً وسائل التحكم بالتشغيل/والتوقف والتحكم الأحادي المرحلة . هذه الضابطة عبارة عن جهاز ذي ٢٤ رجلاً .

### ١٣ - ٢ - ٨ - وحدة التحكم بالبرامج Am 2930

إن وحدة التحكم Am 2930 هي عبارة عن وحدة تحكم بالبرامج لأربعة أرقام ثنائية والتي تفعل للتعليمات الضخمة أو الكبيرة ما تفعله نبيطة ضبط التعاقب Am 2909 للتعليمات المصغرة .

يمكن تجميع عدة وحدات تحكم Am 2930 بشكل تعاقبي لإعطاء أي عدد من الأرقام الثنائية .

يمكن لوحدة التحكم Am 2930 أن تختار عنواناً من أربعة مصادر :

- ١ — مداخل مباشرة .
- ٢ — مداخل المسجل .
- ٣ — منطقة الدفع ذات ١٧ مستوى .
- ٤ — مسجل تعداد البرامج .

تحتوي وحدة التحكم Am 2930 على ٣٢ تعليمة ، تعتمد ١٦ منها على مدخل رموز الحالات ( عادة بتوصيل مباشر من وحدة التحكم Am 2904 ) .

تنقسم مجموعة التعليمات إلى خمسة أنواع :

- ١ — الإحضار غير المشروط .
- ٢ — القفز المشروط .
- ٣ — القفز المشروط إلى تعليمات فرعية .
- ٤ — العودة المشروطة من تعليمات أو برنامج فرعي .
- ٥ — متنوعة .

هذه الوحدة عبارة عن جهاز مزود بـ ٢٨ رجلاً .

١٣ — ٢ — ٩ — مولد العناوين DMA /عداد/ مؤقت مبرمج Am 2942

إن هذا الجهاز هو عبارة عن وسيلة سعة ٨ أرقام ثنائية ويمكن جمعها تعاقبياً مع أجهزة Am 2942 أخرى لإعطاء أي عدد من الأرقام الثنائية .

يمكن استخدام الجهاز Am 2942 كعداد/مؤقت قابل للبرمجة أو كمولد عناوين

. DMA

يحتوي الجهاز Am 2942 على ١٦ تعليمة ، ثمانية لكل مهمة .

وعندما يستخدم هذا الجهاز كمؤقت/عداد فإنه يؤمن عدادين مستقلين للأعلى والأسفل لثمانية أرقام ثنائية . ويمكن جمع هذين العدادين للحصول على عداد واحد لستة عشر رقماً ثنائياً .

وعندما يستخدم هذا الجهاز كمولد عناوين DMA فإنه يؤمن عناوين ذاكرة

تعاقية لتحويل المعلومات بشكل متتابع إلى الذاكرة ومنها . وهو مزود بوسيلة تعداد للكلمات ويؤمن إشارة DONE عندما تصبح عملية التحويل كاملة .  
هذا الجهاز مزود بـ ٢٢ رجلاً .

### ١٣ — ٣ — الدارات التكاملية المسماة بـ Custom ICs

يوجد نوعان من الدارات التكاملية المسماة بـ Custom ICs وهما Semi-Custom Full Custom . إن الدارات التكاملية Full Custom تسمح بوجود دارات أكثر تعقيداً من الدارات التكاملية المسماة Semi Custom ، إلا أنها أكثر صعوبة وأكثر تكلفة إذا أريد تصميمها .

### ١٣ — ٣ — الدارات التكاملية Semi Custom ICs

يوجد نوعان رئيسيان من الدارات Semi Custom ICS . وهما المجموعة البوابية والتصميم الخلوي . فالدارات التكاملية ذات التنظيم البوابي نجدها مزودة بمجموعة من الصمامات البسيطة المتوضعة على رقاقة . يمكن استخدام برامج الكمبيوتر للوصول بين هذه الصمامات أو البوابات للحصول على أجهزة أكثر تعقيداً . إن ميزات المجموعات البوابية تكمن في انخفاض تكلفة التصميم وفي سرعة زمن الإعداد ( التصميم للإنتاج ) . أما مساوئ هذه المجموعات فتكمن في إضاعة حيز كبير بسبب الصمامات غير المستخدمة كما أن استهلاك القدرة يكون كبيراً .

يعتمد التصميم الخلوي على مجموعة من المهام القياسية ( مثل مكافئ 74LS174 ) ، والخلايا المطلوبة التي لها كافة التفاصيل اللازمة للإنتاج المخزون مسبقاً . إن كل ما يحتاجه المهندس من عمل هو أن يقوم بوصل هذه الخلايا مع بعضها لتنفيذ تصميمه . إن مزايا التصميم الخلوي على المجموعات البوابية تكمن في قلة الحيز الضائع وفي زيادة سرعة التشغيل وفي قلة استهلاك القدرة .

إن التصميم الخلوي تعتبر أعلى تكلفة من المجموعات البوابية بكميات صغيرة جداً ( أقل من ١٠٠ ) ، إلا أنها تكون أرخص إذا كانت بكميات متوسطة الحجم .

### ١٣ - ٣ - ٢ - التصميم باستخدام الدارات التكاملية Semi Custom

لتصميم دائرة تكاملية بوابة (gate array IC) فإن على المهندس أن يأخذ معه تصميمًا ( بطريقة TTL ) جاهزاً إلى الشركة التي تتعامل مع التصميمات البوابة . وسيكون لدى هذه الشركة جهاز كومبيوتر مع مكتبه بالمهام القياسية التي تحتوي التوصيلات الداخلية المشتركة اللازمة لصنع أجهزة أكثر تعقيداً ( مثل جهاز النطاط ) . سيعيد المهندس تصميم دارته معتمداً على هذه المهام القياسية ، والتي سيكون الكثير منها ممثلاً لمهام TTL القياسية . وبعد إعادة تصميمه للدائرة وإجراء توصيلات الدارة مع الكومبيوتر ، فإن الكومبيوتر سيجري برنامج اختبار لاختبار كافة المجموعات المنطقية مستخدماً إما معطيات اختبار من قبل المهندس أو معطيات الاختبار الخاصة به ( المولدة ذاتياً ) . عند إجراء برنامج الاختبار هذا سيقوم الكومبيوتر بصنع أطول توصيلات تقريبية لاستخدامها من أجل إعاقات الإشتار . سيقوم برنامج الاختبار بتدقيق تقييدات التوقيت مع التقييدات الوظيفية ( فيما إذا كانت الدارة تشتمل على خاصية التشغيل الصحيحة . وبمجرد أن يقتنع المهندس بنتائج اختبارها . فإن الدارة يتم طرحها بواسطة برنامج آخر يحدد بشكل دقيق جهة إمتداد كل توصيلة من التوصيلات . الآن يتم تشغيل برنامج الاختبار مرة أخرى بأطوال توصيلات دقيقة . فإذا نجحت هذه الدارة باجتياز هذا الاختبار فإن المهندس ستكون لديه درجة كبيرة من الثقة في الدارة التكاملية (IC) وسيتم إنتاجها بالسيليكون .

أما التصميمات الخلوية فهي متشابهة جداً من حيث الفكرة والمفهوم .

### ١٣ - ٣ - ٣ - الدارات التكاملية Full Custom ICS

يتضمن التصميم Full Custom تحديد التصميم الدقيق للسيليكون والطلاء بالمعدن في الدارة التكاملية . وبالتالي فإن هذا العمل يعتبر من الأعمال المعقدة التي تتطلب جهداً ووقتاً كبيرين . إن مزايا الدارات التكاملية full custom على الدارات Semi Custom تكمن في إنخفاض استهلاك القدرة وفي زيادة سرعة التشغيل ، وزيادة

مردود البليكون ( ونادراً ما يكون هناك حيز صائع ) . وأما المساوىء فتكمن في التكلفة التصميمية العالية جداً وفي الصعوبات عند التصميم من لاشيء ( على الرغم من وجود بعض البرامج CAD لمساعدة المصممين ) . على أية حال ، بالنسبة للكميات الكبيرة جداً تعتبر الدارات التكاملية Full Custom أرخص بكثير من مثيلاتها التي تعتمد على الدارات Semi Custom .

### ١٣ - ٤ - الخاتمة

يشتمل هذا الفصل على اكتمال الأجهزة الجديدة المقدمة في هذا الكتاب . يمكن أن تكون المجموعة المنطقية Bit Slice Logic مفيدة جداً بالنسبة للتصميمات العالية السرعة والعالية التقنية ، مثل الدارات التكاملية Custom ICS . إن كلا هذين المجالين لهما سحره ونصحه القارىء بدراستها بشيء من التفصيل .

## الفصل ١٤

### دورة حياة المشروع

#### ١٤ - ١ - مقدمة

يتضمن هذا الفصل وصفاً للمراحل المختلفة التي يشتمل عليها مشروع ما بدءاً من المواصفات الابتدائية وانتهاءً بخدمات ما بعد التصميم .

في أغلب الأحيان تقوم الشركة الكبيرة بالتعاقد مع شركة أخرى صغيرة لإنجاز العمل. وهذا يتم عادة إذا كان لدى الشركة الكبيرة عملاً كثيراً لمواردها، أو إذا دعت الحاجة إلى إنجاز العمل بسرعة ( حيث أن الشركات الصغيرة يكون فيها الجمود أقل من معظم الشركات الكبيرة ) . قد يتخذ العمل شكل كومبيوتر أو جهاز طرفي أو قسماً من جهاز كبير ، أو جهاز محيط مساعد ، إلخ . إن دورة الحياة لمثل هذا المشروع تكون على النحو التالي :

- ١ — تحديد مواصفات التصميم .
- ٢ — التخطيط .
- ٣ — إنتاج مخططات الدارات ومخططات التوقيت ، إلخ .
- ٤ — إنتاج النموذج الأولي الأول .
- ٥ — إنتاج لوحات الدارات المطبوعة PCBs .
- ٦ — خدمات ما بعد مرحلة التصميم .



## ١٤ - ٢ - تحديد المواصفات

هذه تنقسم إلى مرحلتين :

- ١ - تقوم الشركة الكبيرة ( البائعة ) بتقديم مواصفات الإنتاج للمتعهد ( الشركة الصغيرة ) وهذه يجب أن تشتمل على :
  - أ - التفاصيل الوظيفية الكاملة للكيفية التي يجب أن تعمل بها المنتجات .
  - ب - التفاصيل البنينة الكاملة (كيفية اتصالها بالعالم الخارجي ) .
  - ج - أبعاد وشكل المنتجات .
  - د - التفاصيل البيئية المحيطة بالمنتجات .
  - هـ - المقاييس الزمنية .
  - و - أية شروط أخرى ( مثل موافقة الوكالة ) .

### أ - التفاصيل الوظيفية الكاملة

قد تكون هذه التفاصيل مختصرة أو مطولة . وهي يجب أن تحتوي على معلومات كافية للمتعهد لإنتاج ما يراد إنتاجه مما يرغب به الطرف البائع . وفي الغالب يكون هذا ناقصاً لأن الطرف البائع لا يعرف بشكل فعلي ما يريده بشكل دقيق .

### ب - التفاصيل البنينة الكاملة

هذه التفاصيل تكون في أغلب الأحيان داخلية ضمن الفقرة (أ) وهي يجب أن تتضمن معدلات البود والتفاصيل الأخرى المتعلقة بالآلة الطابعة والأجهزة البنينة الأخرى .

### ج - الأبعاد والشكل

هذه تتضمن ما يجب أن يبدو عليه شكل المنتجات مع تحديد حجمها .

### د - الظروف البيئية المحيطة

هذه تتضمن مجالات أوضاع التشغيل التي يجب أن تعمل المنتجات بموجبها .

تشتمل هذه التفاصيل على درجة الحرارة والرطوبة والصدمة والتفريغ  
الالكتروستاتي ، إلخ .

### هـ — المقاييس الزمنية

هذه تشتمل على التواريخ التي يجب أن يتم بموجبها تنفيذ الأشياء ( مثلاً النموذج  
الأولي ، وإكمال مخططات الدارات ، إلخ ) . وهذه تتضمن عادة بعض العقوبات أو  
الغرامات اللحظية المرتبطة لها بسبب التأخير بالتسليم .

### و — أية شروط أخرى

توجد وكالات عديدة تقوم باختبار المنتجات الجديدة للتأكد من بعض الأشياء  
مثل ابتعاث التداخل الكهرومغناطيسي (EMI) الذي يمكن أن يتسبب بحدوث  
موجات إشعاعية لاسلكية تحدث تشويشاً على الطائرات ، إلخ ، عوامل الأمان ، إلخ .  
وتقوم العديد من الحكومات في الوقت الحاضر بالسماح ببيع المنتجات للعامة فقط  
في حال حيازتها لموافقة الوكالات :

في أوروبا تعتبر VDE هي الوكالة الرئيسية .

في الولايات المتحدة تعتبر UL و FCC هي الوكالات الرئيسية .

وفي كندا تعتبر CSA هي الوكالة الرئيسية .

٢ - بعد أن يتسلم المتعهد مواصفات الجهة البائعة فإنه يجب التأكد من أن هذا  
المتعهد قد استوعب كل شيء موجود في هذه المواصفات . وأن أي شيء غير واضح  
بشكل كلي يمكن عادة أن يتم توضيحه برسالة تلکس أو بمخاطبة هاتفية . ( يتم بشكل  
بديهي حفظ نسخ عن كافة المراسلات التي تتم مع أي جهة وخاصة تلك التي تكون  
خارج الشركة ) . ومن غير المعتاد أن تكون كافة المواصفات التي يحددها الطرف  
البائع واضحة أي لا لبس فيها بشكل عام — فلا بد من وجود بعض النقاط  
الغامضة . ومن ثم يقوم المتعهد بإنتاج وتحديد مواصفات التصميم الخاصة به ، إستناداً  
إلى المواصفات المحددة من قبل الطرف البائع . تتضمن مواصفات الطرف البائع ما

يريده من عمل يجب أن يلتزم بأدائه المتعهد ، ويجب أن تتضمن مواصفات المتعهد ما يود أن يقوم بإنجازه من عمل بهذا الخصوص . وعند هذه النقطة يتلاقى الطرف البائع والمتعهد لمناقشة وبحث نوعي المواصفات، حيث يتوصل الطرفان في نهاية المطاف إلى مواصفات واحدة محددة تعتبر أساساً للتعاقد بين الطرف البائع والمتعهد . سيشتمل العقد المبرم على السعر الذي يحدده المتعهد ، وعلى طريقة الدفع المعتادة وتكون بدفع ثلث المبلغ عند بداية المشروع والثلث الثاني عند الاستعراض العملي لنموذج العمل الأولي الكامل والثلث الأخير عند إتمام واكتمال المادة المنتجة . ستكون هناك أحداث هامة في المشروع — وتشتمل على التواريخ التي يجب أن تتمم فيها الأقسام المختلفة للمشروع . توجد في العقد المتعلق بالمشروع بعض المواد التي تتضمن فقرات عقوبات مرتبطة بتلك الأحداث الهامة التي ذكرناها آنفاً .

### ١٤ — ٣ — التخطيط

لا يمكن البدء بأي مشروع بشكل فعلي بدون تخطيط . وتنحصر مهمة التخطيط في تحديد الفترة الزمنية التي ستستغرقها كل مرحلة في المشروع مع تحديد عدد العاملين المطلوبين لتلك المرحلة . على سبيل المثال ، إذا كان مشروع معين يشتمل على لوحتي دارات مطبوعة ، مستقليتين ، تستغرق كل واحدة ٢٠ أسبوع عمل ( بمعدل رجل واحد يعمل لمدة ٢٠ × ٥ يوم ) . فإن المشروع سيستغرق ٤٠ أسبوعاً للعمل . فإذا وجد شخصان للعمل في المشروع فإن المشروع سيستغرق ٢٠ أسبوعاً للعمل . واستناداً إلى عدد الأشخاص العاملين في الشركة ( الموارد ) وعدد المشاريع الجارية فإن واحداً من هذين سيكون أكثر طلباً من الآخر . فقد يكون من الأفضل أن يكون لديك شخص واحد يعمل لمدة ثلاثين أسبوعاً ورجلين لمدة خمسة أسابيع إلخ . إن عملية التخطيط ستوضح لك أفضل الطرق لتسلكها . لا يمكن أن تكون عملية التخطيط صحيحة بشكل كلي — حيث توجد دائماً عوامل خارجية ( مثل انقطاع بعض العاملين بسبب المرض ، إلخ ) . إلا أنه يعتبر من الوسائل الدليلية التقريبية الجيدة جداً . بعد أن يكون أحدهم قد قام بإنجاز عدة مشاريع فإنه سيكون قد تكونت لديه خبرة حول معرفة الفترة التي ستستغرقها مثل هذه المشاريع .

خلال مشروع ما يتم دائماً تحديث الخطط الموضوعية بحيث تعكس أية انحرافات تتم عن الخطط الأصلي . وهذا يسمح للإدارة بأن تخصص موارد أخرى للمشروع الذي يتجاوز الجدول الزمني المحدد له . إن إجراء الاجتماعات بمعدل مرة كل أسبوعين أو مرة في الشهر يمكن أن تستخدم لتحديث الخطط لكافة المشاريع التي تتعدها شركة ما . توجد عدة طرق بيانية لبيان تقدم مشروع معين ( مخططات PERT ، إلخ ) إن هذه الطرق مع تفاصيل أخرى حول التخطيط يمكن أن نجدها في كثير من الكتب التي تبحث في هذا الموضوع . إن المخططات الأولية للمشروع سيتم رسمها قبل أن يتم توقيع العقد .

#### ١٤ - ٤ - تصميم الدارة

كجزء من عملية إنتاج المواصفات التصميمية فإنه سسيتم إجراء نوع من التصميم الأولي . وهذا يعرف باسم المرحلة العملية . وبمجرد أن يتم توقيع العقد فإنه يتم البدء بالتصميم بشكل جدي . وفي العادة يتم تصميم المكون الصلب أو ما يعرف بالهاردوير من قبل شخص واحد، ويتم تصميم المكون اللين أو السوفتوير من قبل ناس آخرين، وهناك شخص آخر يعتني بالمشروع . إذا كان المشروع يشتمل على عدة لوحات دارات مطبوعة فإن هناك شخص يعتني بكل واحدة من اللوحات ذات الدارات المطبوعة . وفي هذا النوع من المشاريع يجب أن يتم تحضير اللوحة البينية الدقيقة بين كل لوحة دارات مطبوعة بالإضافة إلى تحديد مهام الدارة التي سيتم تنفيذها في المكون الصلب وتلك التي في المكون اللين .

تعتبر اللوحة البينية للمكون الصلب/والمكون اللين هامة جداً . سوف يقوم رئيس المشروع ومهندسو المكون الصلب والمكون اللين بالمناقشة بشكل دقيق حول كيفية تنفيذ التصميم .

وبعد أن يتم تحضير اللوحات البينية المختلفة فإن كل مهندس يذهب لتصميم الجزء الذي يخصه من المشروع . سيقوم مهندس المكون الصلب بتحضير مخططات الدارات مع مخططات التوقيت لعملية التدقيق والفحص . وسوف يقوم أيضاً بإعداد وصف

للدارة ، حيث أن هذا سيساعد على فهم مخططات الدارة .

سيقوم المهندس بحفظ سجل للبند المتعلقة بالمشروع . وهذا من الأشياء الهامة التي يجب إعدادها . وسيشتمل هذا السجل على كافة القرارات المتعلقة بالمكون الصلب مع المناقشات غير الرسمية والمحادثات الهاتفية . إلخ . من المفيد جداً تأمين إمكانية الحصول على مثل هذا السجل بعد الحدث بستة أشهر للحصول على جواب كاف لسؤال معين . يجب أن نتذكر بأن المصمم سيكون مسؤولاً عن تصميمه حتى بعد إكماله . عندما يكون المهندس سعيداً بجودة تصميمه وفعاليته ستجري مراجعة عامة للتصميم بعد ذلك . وهذا يشتمل على إشراك مهندس آخر في المكون الصلب ، ويكون في العادة غير مرتبط بالمشروع ، حيث يضع أمامه مخططات الدارة ومخططات التوقيت ووصف للدارة بالإضافة إلى أية معلومات أخرى لها صلة بالموضوع . سيقوم المهندس الثاني بمراجعة التصميم بالتفصيل مع التأكد من أن التصميم معقول مشيراً إلى أية أخطاء قد تكون موجودة . من المهم جداً وجود شخص آخر ، غير المصمم ليقوم بذلك — حيث أن المصمم سيجد صعوبة في تحديد أخطائه . وعندما يصبح المهندس الثاني راضياً ومقتنعاً بتصميمه فإن الدارة عندئذ سيتم تركيبها .

## ١٤ - ٥ - إنتاج النموذجي الأولي

إذا كان الوقت ذا أهمية وكان المهندس واثقاً جداً بتصميمه فإن الدارة عندئذ قد تتوجه مباشرة إلى لوحة الدارة المطبوعة بدون تركيب أو بناء نموذج أولي . وهذا يمكن أن يقصر دورة استمرارية المشروع بحوالي أربعة إلى ستة أسابيع ولكنه يمكن أن يكون مكلفاً من جهة الوقت والمال إذا كانت الدارة تحتاج إلى كثير من التعديلات . عادة يتم تركيب نموذج أولي واحد أولاً . توجد طرق عديدة لإجراء ذلك — اللف باللحام ، أو اللف بالأسلاك ، أو بالأسلاك السريعة ، إلخ . من هذه الطرق تفضل طريقة اللف باللحام ، والتي تتضمن لحام السلك على كل رجل وبذلك يتم تأمين عملية توصيل جيدة . إن المشكلة بالنسبة لكافة هذه الطرق تكمن بسهولة قطع السلك أو بإجراء توصيلات غير صحيحة .

وبمجرد أن يتم تركيب النموذج الأولي ، فإنه من المفيد أن يتم تجريبه وفق مخطط الدارة ( أي التأكد من صحة كل توصيلة من التوصيلات ) . وهذا العمل شاق إلا أنه يؤمن الثقة بصحة تركيب الدارة . من الفحوصات الأخرى التي يجب إجراؤها التأكد من توصيل 5V, 0V + بشكل صحيح مع بعضهما ، وما إذا كانت جميع الدارات التكاملية متوضعة بشكل صحيح ( جميعها باتجاه واحد ) ، إلخ .

بعد إتمام هذه الفحوصات الأولية تصبح الدارة جاهزة لإزالة المشاكل والعلل . من النادر جداً أن تعمل دارة ما بشكل جيد مائة بالمائة للمرة الأولى ، حتى البسيطة منها . إن أول شيء يجب القيام به هو إجراء التشغيل (Switchon) بدون وجود أي دارة من الدارات التكاملية الباهظة التكاليف في موضعها ، والتأكد من منبع الإمداد بالقدرة يوصل الجهود الصحيحة والمناسبة إلى الدارة . بعد ذلك يجب التأكد من أن مخارج الدارات التكاملية الغالية الثمن لم تتم إدارتها من قبل أي جهاز آخر ( يتم استخدام مرسمة تذبذبات أو اوسيلسكوب ) مع التأكد من صحة توصيلات القدرة . بمجرد أن يتم التأكد من عدم احتراق أية دارة تكاملية باهظة الثمن فإنه يتم قطع التغذية ، ثم يتم إدخال الدارات التكاملية المتبقية ثم توصيل التغذية مرة أخرى . هذا العمل يعتبر أيضاً شاقاً إلا أنه يمكن أن يوفر الوقت والمال . يجب أن يتم إجراء نفس الشيء على أي جهاز آخر باهظ التكاليف أو سريع العطب ( مثل أجهزة المراقبة وأجهزة إدارة الأقراص العريضة ) .

عندما يتم إنتهاء التجارب الأساسية فإن الدارة يمكن أن يتم اختبارها . توجد سلسلة كبيرة من أجهزة الاختبار المتوفرة ، يمكن استئجار العديد منها .

بعد أن يتم إزالة العلل من الدارة فإن مهندس المكون اللين ( السوفتوير ) سوف يرغب بأن يحصل على النموذج الأولي لاختبار المكون اللين . بعد ذلك يعمل مهندساً المكون الصلب والمكون اللين معاً لاختبار فعالية الجهاز بالكامل من الناحية الوظيفية ( على المكون الصلب واللين ) . وعندما يكون المهندسان سعيدين بعمل الجهاز كما ينبغي بالتعاون مع المهندسين الآخرين ومع رئيس المشروع . فإنه يتم عقد اجتماع

لإلقاء نظرة عامة على التصميم . يجب أن يشتمل الاجتماع على المهندسين الذين أنجزوا التصميم ، مع رئيس المشروع وشخص آخر من هيئة مراقبة الجودة (QA) وآخر من الشركة الصانعة ومهندس آخر ( رئيس ) الاجتماع ) ، ويفضل أن يكون من نفس رتبة رئيس المشروع . إن كافة الوثائق الحديثة ( مخططات الدارات ومخططات التوقيت ، إلخ ) سيتم توزيعها قبل الاجتماع بحيث يتمكن كل شخص من الإطلاع عليها . وعند الاجتماع فإن المهندسين الذين قاموا بالتصميم سيتم طرح بعض الأسئلة عليهم بخصوص ذلك التصميم من قبل لجنة مراقبة الجودة وهيئة التصنيع والرئيس . إن فكرة هذا الاجتماع تكمن في التأكد من أن الدارة قد تم اختبارها بالكامل وأنه قد تم الالتزام بقواعد التصميم .

عندما يتم اقتناع الهيئة المسؤولة عن مراجعة التصميم عن النموذج الأولي فإن الطرف البائع يتم عرض النموذج الأولي عليه وسوف يقوم بالتصديق والموافقة عليه ومن ثم سيقوم بتسليم القسط الثاني من المال . الآن يمكن إنتقال النموذج الأولي إلى لوحة الدارات المطبوعة .

## ١٤ - ٦ - إنتاج لوحة الدارات المطبوعة

تنقسم هذه العملية إلى قسمين — مرحلة CAD ومرحلة تصنيع لوحة الدارات المطبوعة (PCB) . أما المرحلة CAD ( التصميم المساعد من قبل الكمبيوتر ) فإنها تشتمل على تناول مخططات الدارات ولائحة القطع وقيود التصميم ، وسوف يتم أخذ صورة للجهة الصانعة للوحة الدارات المطبوعة لتقوم بصناعة لوحات لدارات المطبوعة . تشتمل قيود التصميم على المعلومات التالية المتعلقة بلوحة الدارات المطبوعة :

- الأبعاد الدقيقة للوحة الدارات المطبوعة .
- المواضع الدقيقة لكافة فتحات التركيب .
- التوضيح الخاص بأجزاء الدارة .
- قواعد التصميم ( مثلاً كافة الدارات المطبوعة يجب أن يكون لها إتجاه واحد ) .

أية أحرف على لوحة الدارات المطبوعة ( على سبيل المثال Ben Bourdillon ) .

يتم أخذه هذه المجموعة من المعلومات إلى شركة CAD حيث تقوم هذه الشركة بإصدار لائحة جديدة ( تحتوي على كافة التوصيلات في الدارة ) . سوف يقوم المهندس بتدقيق هذه اللائحة استناداً إلى مخططات الدارة ثم يقوم بإخبار الشركة CAD عن أية أخطاء . وبمجرد أن يصبح المهندس مقتنعاً بهذه اللائحة ، تقوم الشركة CAD بإنتاج المخطط المقترح الذي يتضمن موقع كل قطعة على لوحة الدارات المطبوعة . يتم وضع مخطط تجير عن هذا التصميم ليتم إرساله إلى المهندس ليتم تدقيقه ومراجعته . يجب على المهندس أن يقوم بتدقيق هذا المخطط بشكل جيد لأنه من السهل إجراء التغييرات الآن ولكن ليس فيما بعد . أما بالنسبة للأشياء التي البحث عنها فهي مجموعة الدارات المشابهة ( والتي يجب أن تكون قريبة ) حيث يتم التأكد فيما إذا كان قد تم اتباع القيود المتعلقة بالتصميم ( حيث أن ذلك لا يحدث دائماً ) ، إلخ . سيقوم رئيس المشروع بتدقيق المخططات لتحديد أي شيء يمكن أن يكون قد تم نسيانه .

وبعد أن يتم تدقيق المخططات تبدأ شركة CAD بتوجيه التوصيلات على لوحة الدارات المطبوعة . ومرة أخرى يجب أن يتم اتباع التعليمات التصميمية التي وضعها المصمم . وبمجرد أن يتم تحديد عملية التوصيلات فإن المهندس سيحصل على مخططات هذا التحديد . وهذه المخططات تحتاج إلى تدقيق جيد لمعرفة ما إذا كان قد تم انتهاك قيود التصميم وما إذا كانت توجد أية أخطاء أخرى ، قد تكون ناتجة عن شركة CAD أو ناتجة عن خطأ المهندس . يجب على رئيس المشروع أن يدقق هذه المخططات أيضاً .

عندما تتم إجازة المخططات النهائية فإن شركة CAD تقوم بإصدار مجموعة من المخططات المصورة للشركة الصانعة للوحات الدارات المطبوعة . هذه المخططات المصورة هي :

الجانِب ١ ( طرف اللحام ) بالنحاس .



- الجانِب ٢ ( طرف القطعة ) النحاسية .
- الجانِب ١ حجب اللحام .
- الجانِب ٢ حجب اللحام .
- الجانِب ١ حجاب حريري ( اختياري ) .
- الجانِب ٢ حجاب حريري .
- شريط مثقب .

إن حجاب اللحام والنحاس يحددان جهة المسارات الممتدة على لوحة الدارات المطبوعة ، كما أن الحجاب الحريري يشتمل على أحرف عليه ( مثل أرقام الـ IC ، إلخ ) للمساعدة في تصنيع واختبار لوحة الدارات المطبوعة . الشريط المثقب يحتوي على كافة الثقوب الموجودة في لوحة الدارات المطبوعة . وهذا يمكن أن يتم على شريط مغناطيسي بالنسبة لآلة ثقب لوحات الدارات المطبوعة .

إن المخططات المصورة الآتية هي من أجل لوحة الدارات المطبوعة المزدوجة الجوانب . توجد لوحات دارات مطبوعة ذات جانب واحد ولوحات دارات مطبوعة متعددة الطبقات قد تصل إلى ١٦ طبقة في الوقت الحالي . وبوجود ١٦ طبقة فإنه سيوجد ١٦ بقعة نحاسية و ١٦ حجاب لحام ، ولكن بحجاب حريري واحد أو حجاين فقط وشريط مثقب واحد .

يجب أن يتم تدقيق هذه المخططات المصورة كضمانة أخيرة على أن لوحة الدارات المطبوعة ستكون صحيحة . وبمجرد أن يتم تدقيق هذه المخططات فإنه يتم إرسالها إلى الشركة الصانعة للوحة الدارات المطبوعة والتي ستقوم بدورها بأخذ نسخ عن هذه المخططات ثم تقوم بصناعة لوحات الدارات المطبوعة عن النسخ ثم تعيد المخططات المصورة الرئيسية ولوحات الدارات المطبوعة . بعد ذلك يمكن أن يتم اختبار لوحات الدارات المطبوعة كما هو بالنسبة للطراز أو النموذج الأولي . من المناسب أن يتم وضع فتحات كما أخذ في لوحة الدارات المطبوعة الأولى المراد اختبارها في حال احتراق أي واحدة من الدارات التكاملية ( يصعب نزع لحام دائرة تكاملية من لوحة دارات

مطبوعة بدون إلحاق الضرر بلوحة الدارات المطبوعة ( بالإضافة إلى ذلك ، يجب أن يتم ترك واحدة من لوحات الدارات المطبوعة بدون تعميم ( لوحة غارية ) وذلك لكي يتم تتبع المسارات التي تصبح غير واضحة على لوحة الدارات المطبوعة التي هي تحت الاختبار .

عند هذه النقطة ، يمكن اختبار أي حالة ناتجة متعلقة بالمادة المنتجة من جهة الحجم .

ومرة أخرى ، من النادر جداً أن تكون لوحة الدارات المطبوعة الأولى هي الأخيرة ، طالما أنه من المستحيل تذكر كل شيء لإعلام الشركة CAD ، حيث أن الشركة CAD قد ترتكب بعض الأخطاء وقد يكون التصميم قد طرأ عليه شيء من التغيير أثناء وجود لوحة الدارات المطبوعة لدى الشركة CAD . ومن ثم قد يكون من الضروري تكرار أو إعادة لوحة الدارات المطبوعة مرتين أو ثلاث مرات . وكل مرة تستطيع الشركة CAD أن تتناول لوحة الدارات المطبوعة بشكلها السابق وتقوم بتعديله قليلاً ( إذا لم تكن التغييرات كبيرة ) . إن هذا يقلل من التكلفة ومن الوقت ويزيد في دقة المادة النهائية المنتجة .

الفترة التقريبية المحددة من قبل الشركة CAD :

أسبوع واحد للائحة الصافية

أسبوع واحد للمخططات التصميمية

٣ أسابيع للمخططات النهائية

يومان للمخططات المصورة

يمكن أن تتراوح فترة إنتاج لوحة الدارات المطبوعة بين يوم وعشرين يوماً بالنسبة للكميات الصغيرة .

١٤ - ٧ - خدمات ما بعد التصميم

بعد أن يصبح الطرف البائع راضياً عن المادة الناتجة فإنه سيقوم بتسليم الثلث

الأخير من المال بدوره من أجل لوحة الدارات المطبوعة الفعالة والمخططات المصورة ولائحة القطع ومخططات الدارات وأية وثائق أخرى لها علاقة بالموضوع . على أية حال ليست هذه هي نهاية القصة . فإن المتعهد يكون ملزماً من الناحية الأخلاقية والتعاقدية بتصحيح أي أخطاء متعلقة بالتصميم والتي قد تكتشف خلال فترة إختبار الطرف البائع أو في أي وقت آخر . وهكذا إذا حدث خلال سنتين ، إن عاد الطرف البائع وقال بأنه توجد مشكلة في التوقيت عند استخدام نوع معين من الدارات التكاملية بالنسبة لـ IC27 فإن ذلك يعود إلى المتعهد وذلك بالتأكد فيما إذا كانت هناك مشكلة حقيقية وإن كانت موجودة أن يبحث عن حل لها بشكل فعال وبأقل كلفة ممكنة . وهنا تكون السجلات المتعلقة بمثل هذه القطع ذات أهمية وفائدة بشكل فعلي — وخاصة إذا وجدت وثائق تتعلق بذلك الجزء من الدارة وكان هناك قرار متخذ بشأنه في ذلك السجل .

#### ١٤ — ٨ — الخاتمة

إن هذا الفصل يجب أن يقدم للقارئ فكرة عن كيفية عمل مشروع ما . ولن تكون كافة الشركات تتبع نفس الأسلوب في إدارة المشاريع . فبعض الشركات تتميز ببيروقراطية أكثر من غيرها ( وخاصة الشركات الكبيرة ) والبعض الآخر تكون تلك الميزة عنده أقل ( مثل الشركات الصغيرة جداً بدون خبرة تصميمية ) .

## الملحقات

الملحق A جداول التحويل إلى النظام العشري والثاني والست عشري

<i>Decimal</i>	<i>Binary</i>	<i>Hexadecimal</i>
0	0000	0
1	0001	1
2	0010	2
3	0011	3
4	0100	4
5	0101	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
10	1010	A
11	1011	B
12	1100	C
13	1101	D
14	1110	E
15	1111	F
16	1 0000	10
17	1 0001	11
18	1 0010	12
31	1 1111	1F
32	10 0000	20
255	1111 1111	FF
256	1 0000 0000	100
4095	1111 1111 1111	FFF
65535	1111 1111 1111 1111	FFFF

## الملحق B ، قواعد نظام الجبر البولياني Boolean Algebra

١ — قوانين التبادل  
 $A + B = B + A$   
 $A \cdot B = B \cdot A$


٢ — قوانين جمع الحدود الجبرية  
 $A + (B \cdot C) = (A + B) \cdot C$   
 $A \cdot (B + C) = (A \cdot B) + C$

٣ — قانون التوزيع  
 $A \cdot (B + C) = A \cdot B + A \cdot C$

٤ — نظريات دي مورغان  
 $\overline{A + B} = \overline{A} \cdot \overline{B}$   
 $\overline{A \cdot B} = \overline{A} + \overline{B}$

٥ — أمور عامة  
 $A + 0 = A$   
 $A \cdot 0 = 0$   
 $A + 1 = 1$   
 $A \cdot 1 = A$   
 $A + A = A$   
 $A \cdot A = A$   
 $A + \overline{A} = 1$   
 $A \cdot \overline{A} = 0$

## الملحق C كيفية صنع ثنائي استقرار نوع D عن طريق البوابات الأساسية



الشكل C.1 ثنائي استقرار من النوع D

## الملحق D عرض للأسباب أو المبادئ الكامنة خلف الرموز الجديدة

### ١ — مقدمة


إن المجموعة التقليدية المعروفة من الرموز المستخدمة في ~~الخطوط~~ الدارات لا توضح كيفية تأثير المداخل على الخارج . ولإيجاد كيفية تأثير المداخل على الخارج فإنه من الضروري أن يتم الإطلاع على المجموعة المنطقية الداخلية . لقد قامت اللجنة الكهربائية الفنية الدولية بتطوير لغة رمزية توضح علاقة كل ~~محل~~ وتأثيره على الخارج . يستخدم في هذا النظام مجموعة رموز التبعية .

### ٢ — قواعد عامة

أ — خطوط المدخل تتجه إلى الطرف الأيسر للرمز وخطوط المخرج تخرج من الجانب الأيمن . في حال وجود حالة استثنائية فإن ~~هناك~~ سهماً سيحدد الجهة .

ب — تتجه خطوط المداخل المشتركة إلى مجموعة تحكم مشتركة كما هو مبين في الشكل D.1 .

ج — إن الحالة المنطقية الداخلية ١ تتوافق مع إشارة فعالة ( ~~و~~ ~~مصحح~~ بالنسبة للمجموعة المنطقية الموجبة والسالبة ) .



الشكل D.1 مجموعة تحكم مشتركة

### ٣ - الرموز داخل وخارج الخط المحيطي

توضح هذه الققرة بعض الرموز التي قد توجد داخل وخارج الخط المحيطي

مدخل منخفض فعال ( 0 الخارجية تعطي 1 داخليا )	—
مخرج منخفض فعال ( 1 داخلي يعطي 0 خارجياً ) .	—
سريان الإشارة من اليمين إلى اليسار	—←
سريان إشارة ثنائي الاتجاه	—↔
مدخل ساعي مرتفع فعال ( 1 داخلي نتج أثناء الطرف الصاعد للمدخل )	—
مخرج مجمع مفتوح	—
مخرج ثلاثي الحالات	—
مدخل معلومات	—
مدخل تنفيذ (عند الـ 1 الداخلي عندما تكون كافة المخارج مشغلة، وعندما يكون عند الـ 0 الداخلي فإن O/Ps للمجمع المفتوح تكون بوضعية off ، ويكون الـ O/Ps الثلاثية الحالات والـ O/Ps العادية تكون عند الـ 0 الداخلي ) .	—  <sup>D</sup>
	—  <sup>EN</sup>
مدخل نقل أيمن	— →
مدخل نقل أيسر	— ←
مدخل زيادة	— +
مدخل نقصان	— −
يضبط CT على الصفر عندما يكون فعالاً	— CT=0

الشكل D.2 الرموز داخل وخارج الخط المحيطي

### ٤ - رموز التبعية


فيما يلي بعض القواعد المتعلقة برموز التبعية :

أ — أن المدخل أو المخرج اللذين يؤثران على المداخل أو المخارج الأخرى يجب أن

- يكونا مميزين بحرف يمثل العلاقة مع رقم تعريف مناسب .
- ب — إن المداخل والمخارج المتأثرة بذلك المدخل أو المخرج يجب أن يكون لهما نفس الرقم .
- ج — في حال تأثر مدخل أو مخرج بأكثر من مدخل أو مخرج آخر فإن أرقام المدخل أو المخرج المتأثرة سيتم فصلها بواسطة فواصل في بطاقة تعريف المدخل أو المخرج المتأثر .
- توجد عشرة أنواع أساسية من أحرف التبعية وهي :

G	AND
V	OR
N	XOR
Z	توصيل مشترك
C	للتحكم
S	ضبط
R	إعادة ضبط
EN	(Enable) تنفيذ أو تشغيل
M	Mode ( طريقة )
A	عنوان

الأحرف الأربع الأولى من تلك المذكورة آنفاً نجدها مبينة في الشكل D.3 .




الشكل D.3 مثال يوضح AND, OR, XOR والتبعية



في الشكل 3 — D نجد أن المخرج  $e$  سيكون هو نفس المدخل  $d$  .  
 والمخرج  $f$  سيتأثر بالمدخل  $a$  ، إلخ .  
 ومن ثم فإن :

$$\begin{aligned} e &= d \\ f &= a \cdot d \\ g &= b + d \\ h &= c \oplus d \end{aligned}$$


التحكم مبين في الشكل D.4 .



الشكل D.4 مثال لبيان التحكم

إن المعلومات عند  $C$  سيتم حجزها في حال كون كلاً من  $a$  و  $b$  فعالين .  
 تستخدم وضعيات الضبط (Set) وإعادة الضبط (Reset) كما هو بالنسبة  
 للنطاقات .

التنفيذ أو التشغيل قد تم شرحه سابقاً .  
 الوضعية (Mode) مبينة في الشكل D.5



الشكل D.5 مثال لبيان الوضعية (Mode)

في الوضعيتين 0 و 3 لا يحدث أي تغير . وفي الوضعية 1 إذا اشتغلت الساعة فإن e و f سيتم حجزهما .

في الوضعية 2 إذا اشتغلت الساعة فإن المعلومات سيتم نقلها إلى اليمين وسيتم إدخال المعلومات من d .

العنوان مبين في الشكل D.6 .

عندما تكون e فعالة فإن المعلومات عند f سيتم حجزها في واحد من ثمانية مواقع محددة بالأحرف d, c, b .

عندما تكون a فعالة فإن g سوف تخرج المعلومات المخزونة في الموقع المحدد بالأحرف b و c و d .

### الملحق E القيم العيارية للمكثفات والمقاومات


#### Resistor values

$$\begin{array}{l} 1.0 \times 10^x \quad (x = 0 \text{ to } 6) \\ 1.2 \times 10^x \\ 1.5 \times 10^x \\ 1.8 \times 10^x \\ 2.2 \times 10^x \\ 2.7 \times 10^x \\ 3.3 \times 10^x \\ 3.9 \times 10^x \\ 4.7 \times 10^x \\ 5.6 \times 10^x \\ 6.8 \times 10^x \\ 8.2 \times 10^x \end{array}$$

#### Capacitor values


$$\begin{array}{l} 1.0 \times 10^x \quad (x = -12 \text{ to } 0) \\ 1.5 \times 10^x \\ 1.8 \times 10^x \\ 2.2 \times 10^x \\ 3.3 \times 10^x \\ 4.7 \times 10^x \\ 6.8 \times 10^x \\ 8.0 \times 10^x \end{array}$$

ومن ثم فإن قيم المقاومات النموذجية هي 1M2, 33R, 220R, 4K7, 1K8 . إلخ .  
وأما قيم المكثفات النموذجية فهي 0.1μF, 4.7nF, 220OpF ، إلخ .



الشكل D.6 مثال لبيان العنوان

### الملحق F دائرة مولد الساعة



الشكل F.1 دائرة الساعة

تعتمد هذه الدارة على بوابتي NOT مزودة كل منهما بتغذية عكسية عن طريق مقاومة . تستخدم المقاومات لتوجيه البوابات NOT بحيث تصبح على حافة التحول من الوضعية المرتفعة إلى الوضعية المنخفضة والعكس بالعكس . تقوم البلورة بتنظيم السرعة التي عندها يتم السماح للبوابات NOT بالتحول ومن ثم تقوم بتحديد تردد إشارة الخرج . يستخدم المكثف لتصفية أية إشارات ذات تردد عال غير مرغوبة .

أما البوابة NOT الثالثة فإنها تستخدم لعزل دائرة توجيه الساعة عن بقية الدارة .

إن الأنواع المختلفة من بوابة NOT ( '04, 'LS04, 'S04, ) لها فلتيات إنحياز مختلفة ومن ثم يلزم استخدام قيم مقاومات مختلفة .

## الفهرس

الصفحة	المحتويات
٦	مقدمة ( تمهيد ) .....
٧	مبادئ تصميم الجهاز .....
٧	١-١ ما هو تصميم الجهاز ؟ .....
٩	٢-١ أنظمة الترقيم .....
١٢	٣-١ الجبر البولي .....
١٤	٤-١ جداول الحقيقة .....
١٥	٥-١ الخاتمة .....
١٥	٦-١ ملخص .....
١٦	٢ - مجموعات التركيب الأساسية .....
١٦	١-٢ مقدمة .....
١٧	٢-٢ بوابات AND و OR و NOT .....
١٨	٣-٢ دمج البوابات البسيطة .....
٢١	٤-٢ بوابات الدخول المتعددة .....
٢١	٥-٢ مثال عملي .....
٢٢	٦-٢ نظريات ديمورغان Demorgan .....
٢٤	٧-٢ شرح رموز New Logic .....
٢٥	٨-٢ الخاتمة .....
٢٥	٩-٢ الخلاصة .....

المحتويات	رقم الصفحة
٣ — صنع داراتك الخاصة.....	٢٦
٣—١ تجهيزات عامة.....	٢٦
٣—٢ Basic TTL.....	٣٤
٣—٣ استخدام Basic TTL.....	٣٩
٣—٤ النتيجة.....	٤١
٣—٥ ملخص.....	٤١
٤ — أجهزة أكثر تعقيداً.....	٤٣
٤—١ الساعات.....	٤٣
٤—٢ ثنائي الاستقرار J—K.....	٤٥
٤—٣ ثنائي الاستقرار طراز D.....	٤٧
٤—٤ مسجلات ناقلة.....	٥٠
٤—٥ عدادات لا تزامنية.....	٥٨
٤—٦ عدادات تزامنية.....	٦٢
٤—٧ الخاتمة.....	٦٣
٤—٨ الخلاصة.....	٦٣
٥ — مكونات مشابهة.....	٦٥
٥—١ مقاومات.....	٦٥
٥—٢ مكثفات.....	٧٠
٥—٣ ديودات.....	٧٢
٥—٤ بلورات كريستالية.....	٧٤
٥—٥ ريليهات.....	٧٥
٥—٦ ترانزستورات.....	٧٥
٥—٧ أدوات إنذار مسموعة.....	٧٦

## المحتويات

٧٧	٨-٥ دارات إلكترونية.....
٧٨	٩-٥ الخاتمة.....
٧٨	١٠-٥ الخلاصة.....
٧٩	٦ - كتب معلومات وكيفية استخدامها.....
٧٩	٦-١ ما هي كتب المعلومات.....
٧٩	٦-٢ بعض المصطلحات المفيدة.....
٨١	٦-٣ دارات متوافقة TTL.....
٨٢	٦-٤ فئات أساسية في صفحة معلومات.....
٨٧	٦-٥ معلومات ميكانيكية.....
٨٨	٦-٦ كتب معلومات أساسية لمهندسي التصميم.....
٨٩	٦-٧ بعض الدارات التكاملية المفيدة.....
٩٠	٦-٨ الخاتمة.....
٩١	٧ - مخططات التوقيت.....
٩١	٧-١ مقدمة.....
٩٢	٧-٢ ما هو مخطط التوقيت ؟.....
٩٥	٧-٣ أزمنة الانتشار أو الإمتداد.....
٩٥	٧-٤ التزامن.....
٩٩	٧-٥ تقاليد مخططات التوقيت.....
١٠٠	٧-٦ الخاتمة.....
١٠١	٨ - حساب يستخدم الدارات التكاملية.....
١٠١	٨-١ مقدمة.....
١٠٢	٨-٢ الحساب الثنائي.....
١٠٤	٨-٣ الجامعات التامة.....

## المحتويات

١٠٩ .....	٨-٤ مجموعات ( وحدات ) منطقية حسابية (ALU).....
١١٠ .....	٨-٥ وحدات معالجة حسابية (APU).....
١١١ .....	٨-٦ الخاتمة.....
١١٣ .....	٩ - وحدات المعالجة المصغرة.....
١١٣ .....	٩-١ ما هي وحدات المعالجة المصغرة.....
١١٤ .....	٩-٢ مخطط مبسط لوحدة المعالجة المصغرة.....
١٢٠ .....	٩-٣ توقيت المعلومات.....
١٢١ .....	٩-٤ مجموعة التعليمات.....
١٢٥ .....	٩-٥ وحدات المعالجة المصغرة لثمانية أرقام عشرية.....
١٢٧ .....	٩-٦ وحدة المعالجة المركزية Z80.....
١٤١ .....	٩-٧ وحدات المعالجة المصغرة لستة عشر رقماً عشرياً.....
١٤٢ .....	٩-٨ اللغات العالية المستوى (HLL).....
١٤٣ .....	٩-٩ الخاتمة.....
١٤٤ .....	١٠ - الذاكرات.....
١٤٦ .....	١٠-١ ذاكرة الدخول الاختياري RAM.....
١٥٤ .....	١٠-٢ ذاكرة اقرأ فقط ROM.....
١٦٤ .....	١٠-٣ الأقراص العريضة.....
١٧٠ .....	١٠-٤ الخاتمة.....
١٧١ .....	١١ - أجهزة مساعدة لوحدة المعالجة المصغرة.....
١٧١ .....	١١-١ مقدمة.....
١٧١ .....	١١-٢ أجهزة مساعدة Intel.....
١٧٧ .....	١١-٣ أجهزة مساعدة Motorola.....
١٨٠ .....	١١-٤ أجهزة مساعدة Zilog.....

الصفحة	المحتويات
١٨٢	١١-٥ الخاتمة.....
١٨٣	١٢ - بعض الدارات التكاملية MSI المفيدة.....
١٨٣	١٢-١ مقدمة.....
١٨٣	١٢-٢ مقوم '05 Hex بمخرج OIC.....
١٨٤	١٢-٣ مقارن 85 4 bit.....
١٨٥	١٢-٤ جهاز فك الرموز 8 - 138 3.....
١٨٦	١٢-٥ جهاز الإرسال المتعدد المتقابل 1 - 157 Quad 2.....
١٨٧	١٢-٦ النظام طراز 174 Hex D.....
١٨٨	١٢-٧ مرسل مستقبل 245 Octal Bus.....
١٨٨	١٢-٨ 267 Non Inverting Tristate Hex Buffer الخاتمة.....
١٨٩	١٢-٩ 373 Octal Transparent Latch.....
١٩٠	١٢-١٠ ملف تسجيل 670 44.....
١٩١	١٢-١١ مثال على ذاكرة RAM الثنائية البوابة.....
١٩١	١٢-١٢ الخاتمة.....
١٩٤	١٣ - مكونات LSI متطورة.....
١٩٤	١٣-١ مقدمة.....
١٩٤	١٣-٢ Bit Slice Logic.....
٢٠٤	١٣-٣ دارات تكاملية مصنوعة حسب الطلب.....
٢٠٦	١٣-٤ الخاتمة.....
٢٠٧	دورة حياة التصميم.....
٢٠٧	١٤-١ مقدمة.....
٢٠٨	١٤-٢ المواصفات.....
٢١٠	١٤-٣ التخطيط.....



## رقم الصفحة

## المحتويات

٢١١	٤-١٤ تصميم الدارة.....
٢١٢	٥-١٤ إنتاج النموذج الأولي.....
٢١٤	٦-١٤ إنتاج لوحات الدارات المطبوعة.....
٢١٧	٧-١٤ خدمات التصميم اللاحقة.....
٢١٨	٨-١٤ الخاتمة.....
٢١٩	الملحقات.....
٢١٩	A — جداول التحويل العشرية والثنائية والستة عشرية.....
٢٢٠	B — قواعد الجبر البولي.....
٢٢٠	C — كيفية صنع ثنائي الاستقرار طراز D من الصمامات الأساسية... ..
٢٢١	D — بيان الأسباب الكامنة وراء الرموز الجديدة.....
٢٢٥	E — قيم المكثفات والمقاومات القياسية.....
٢٢٦	F — دائرة مولد ساعي.....
٢٢٦	G — فهرس وظيفي/دليل الاختيار.....
٢٢٧	فهرس.....



